Ohledně nemožnosti vyrobit 64-jádro - stroje co TSMC používá na litografii mají teoretický reticle limit (max velikost vyrobeného čipu) 856mm2, ale dost možná TSMC tak velký čip ani neumožňuje, u 815mm2 Volty se říkalo, že je dost blízko limitu (nebo snad úplně na něm), a to to bylo 12nm.
8x74 = 592mm2 na CCD čiplety
416mm2 IO čiplet
To dělá dohromady 1 008mm2. I kdyby ušetřili 100mm2 na nepřítomné propojovací logice čipletů (na druhou stranu něco by sežrala interní sběrnice na propojení těch 64 jader) a dalších 50mm2 by ušetřili na IO čipletu přechodem z 14nm na 7nm, tak jsme pořád na 800-850mm2 a to je nebezpečně blízko tomu limitu.
IMHO v tomhle bych AMD věřil, že 64 jádro by jako monolit nešlo.
Těm kouzelným 2,2x bych moc nevěřil, je to podle mě dost optimistický odhad kde něco nezapočítali/zanedbali. Nebo započítali přidanou cenu na vývoj. Ale něčemu jako 1,4-1,7x bych klidně věřil.
"Pro tento čiplet je ovšem 14/12nm proces zvolen i proto, že je nejen levnější, ale je také technicky snazší na něm takovou konektivitu implementovat"
Tohle je na 100% pravda, doporučuju kanál na YouTube Semiconductor Engineering, často tam mluví inženýři zabývající se vývojem nástrojů pro vývoj/simulaci analogových obvodů.
https://youtu.be/8dvaSwjjR3s
U 5nm procesu TSMC tvrdí, že se zaměřili na vylepšení škálování analogových obvodů, oproti 7nm by se hustota měla zvýšit o 20%. Pro porovnání digitální obvody mají 80% nárůst :) Ten rozdíl je propastný, a to se na analog ještě zaměřili.