Odpověď na názor

Čistě technicky vzato, nemusely. Jde o to, jak to pojmeš. Pokud jako skládanku samostatných "CPU", tak se nějakému obřímu crossbaru nevyhneš, a budeš následovat schémata typická pro procesory (nebo pro SLI/CF setup). Jenže u GPU tohle přece není jediná cesta - v nějakém hypotetickém I/O čipletu můžeš mít scheduler + ROPky (a ten máš díky tomu, že kartu vybavuješ vlastním "OS", tj. firmware + drivery, plně pod kontrolou), který bude práci CUčkám "rozhazovat" v nějakých "balíčcích" a zpátky si bude brát jen výsledky, které mu čiplety (tj. CU+ nějaký malý lokální scheduler) dodají. Teoreticky pak můžeš mít datovou koherenci pouze na úrovni hlavní RAM karty a nemusíš se starat o koherenci v (případné) (Infinity) cache na čipletu, otázka je samozřejmě jaká výkonová penalizace z toho vypadne pro centrální RAM, ale to se zase dá řešit třeba tou IC, případně HBM(2) RAM, která má z dnešního pohledu docela přestřelenou šířku pásma - z tohoto pohledu mi připadá, že to je jeden z dílčích dílků řešení pro chipletová řešení.

No ale třeba to bude všechno úplně jinak ... ????????