Odpověď na názor

Nepsal jsem, že bude zvětšovat chladnější plochu cache, ale že nebude příliš zvětšovat (míněno v MB, či komplikovat) L1/L2/L3 cache a IO subsystem, který by si tak vyžádal více transistorů. Při zachování velikosti(MB)/složitosti bude realizovany při cca stejném počtu tranzistorů na menší ploše (přínos 5nm proti 7nm).

Žhavé části tak mohou využít větší plochu z chipletu a díky tomu se bude na chladič teplo přenášet snáze. Je asi vcelku rozdíl zda se má odvést dejme tomu 40W vyprodukovaných na 40mm2 či na 60mm2 z plochy chipletu.