Otázkou je, zda 5955X/5945X by při pouhém využití dvou chipletů (kapacity jejich IF) vůbec byly schopny využít octa-channel DDR4 připojenou k IO die (teoreticky až 204GB/s při použití 3200MHz pamětí) . Je tu také možnosti, že 16/12 core budou ze čtyři chipletů pouze s polovinou aktivní L3 cache na chipletu. To, že není AMD vázáno na využití L3 cache pouze v násobcích 32MB nakonec ukázalo se svým 56c/64MB L3 Epyc Milanem. V tabulce zmíněné údaje takovou varitantu zatím nevylučují.
Jde o Epyc 7663
https://www.amd.com/en/products/cpu/amd-epyc-7663
Myslim, ze ty sude nasobky byla jen zvyklost. Například již Epyc Rome 7F52 používá 8 chipletů (16 CCX) v každém CCX aktivní jedno jádro (celkem 16x 16MB = 256MB L3 cache).
https://www.amd.com/en/products/cpu/amd-epyc-7f52
Myslim, ze jedina zvyklost jez asi dlouhodobě plati je nutnost pouziti aspon jednoho core z aktivniho CCX a pocet aktivnich core v CCX je stejny. Jiz v generaci Naples (7xx1) byly modely vyuzivajici pouze jeden aktivni core z CCX. Dosavadni zvyklost, že se musí využít vždy celá L3 cache CCX model 7663 popira.
https://en.wikipedia.org/wiki/Epyc
Ten Intel-like 56c/64MB L3 model 7663 je asi koncipován z licencních duvodu, aby umoznoval vymenu platforem se shodnymi parametry (bez nutnosti resit licencni poplatky odvijejici se z pocetu jader a velikosti cache).