Otázkou je, zda 5955X/5945X by při pouhém využití dvou chipletů (kapacity jejich IF) vůbec byly schopny využít octa-channel DDR4 připojenou k IO die (teoreticky až 204GB/s při použití 3200MHz pamětí) . Je tu také možnosti, že 16/12 core budou ze čtyři chipletů pouze s polovinou aktivní L3 cache na chipletu. To, že není AMD vázáno na využití L3 cache pouze v násobcích 32MB nakonec ukázalo se svým 56c/64MB L3 Epyc Milanem. V tabulce zmíněné údaje takovou varitantu zatím nevylučují.