Názor k článku AMD prý kdysi plánovalo SMT4 v jádru Zen 3. Možná v Zen 4/Epycu Genoa... od xR - To neni tak jednoduche. Komplexni x86 instrukce, ktere...

To neni tak jednoduche. Komplexni x86 instrukce, ktere jde rozlozit pro vice ALU se uz v podstate nepouzivaji a jsou stejne vetsinou mikrokodovane (= hrozne pomale) a ty zbyle jsou sice rychle, ale nejde z nich tak dobre vytahnout paralelismus, jako napr. u ARMu - obzvlaste co se tyce ALU operaci. Vytizit soucasne 4 ALU je i pri rucnim psani kodu temer nadlidsky vykon. RISCove cipy a instrukcni sady maji hlavni vyhodu v tom, ze v dobe jejich navrhu se uz pocitalo se superskalarnim zpracovanim, kdezto u x86 je to trochu problem. Ale na druhou stranu x86 maji spoustu ne-ALU pipelines (celkove s ALU az 10), takze je to i trochu otazka terminologie. U x86 proste ALU nemaji takovy vyznam a spoustu veci se dela jinak a jinde (pres adresni mody atp.).