Názor k článku AMD vydalo 96jádrové procesory s 3D V-Cache Genoa-X. Zen 4 s víc než gigabajtem cache od Jim_Keller - Nelži, a uveď zrdroj. Je to přesně naopak. RVV...

Nelži, a uveď zrdroj. Je to přesně naopak.
RVV pro RISC-V je ještě lepší než SVE od ARMu.

• SVE .... může mít vektory od 128-bit až po 2048-bit
• ale ty jsou pak pro SW fixní a nejdou měnit, nicméně SW se umí zeptat jak velký ten registr je a podle toho rozsekat dlouhé vektory na menší. Takže to může být vše navzájem kompatibilní, což je obrovská výhoda oproti x86

• ještě navíc umí měnit šířku vektoru-registru během chodu programu
• to je ještě o level flexibilnější než SVE
• RVV umí tedy SW namapovat nové registry na ty fyzicky přítomné, podle toho jak dlouhý vektor potřebuje zpracovat. Je to podobné maskování, ale tohle umí dělat maskovaní přes všechny registry a tedy i měnit počet registrů
• ale když tuhle funkci SW nevyužije, tak z toho mají SVE od ARMu, což je výborná zpětná kompatibilita na něco víme že funguje
• Můj názor je takový, že tohle RVV je první SIMD které neporušuje abstraktnost ISA od HW. Síla x86 a ARMu je v tom, že neřeší kolik má CPU ALU jednotek a tedy se ISA chová jako abstraktní a nezávislá vrstva nad HW. Narozdíl od IA64 Itania, které díky VLIW tu abstrakci porušilo a ISA diktovala počet jednotek v bundlu. AVX512 tuhle abstrakci také porušuje, protože už ISA diktuje jak má vypadat HW a to je cesta do pekel. SVE to řeší šikovným hybridem, sice porušuje abstrakci, ale umí být kompatibilní. Ale RVV je tomto jednoznačně nejlepší - zachování abstrakce znamená větší výkon s menším počtem tranzistorů a téměř neomezené škálování.

Já bych toho Kellera nepodceňoval. Zatím měl vždy pravdu a do čeho se pustil byla z toho pecka.