Architektura Piledriver snad nebude v čipech Trinity osekaná

28. 3. 2012

Zdroj: Redakce

Před nedávnem proběhla médii zpráva, že AMD chystá vlastní verzi výrobní strategie „tick-tock“, s níž v posledních letech slaví úspěchy společnost Intel. Podle serveru X-bit labs to mělo znamenat, že AMD bude opatrnější s uváděním nových mikroarchitektur: prvotní, konzervativnější implementace v rámci čipů typu APU bude údajně ochuzena o některé vlastnosti (a potenciálně i o trochu výkonu), zřejmě s cílem ušetřit čas potřebný pro vývoj a testování; až později by pak byla uvedena plnotučná varianta architektury v čipech pro výkonnější desktopy a servery.

Přehled APU Trinity

Určité indicie ovšem
nasvědčují tomu, že to s touto strategií nemusí být až tak horké,
přinejmenším v nejbližším období. X-bit labs totiž ve svém článku výslovně
zmiňují, že mezi vlastnostmi, chybějícími v raných verzích architektur,
budou i nová rozšíření instrukčních sad. Již víme, že do architektury Piledriver
plánovalo AMD přidat instrukce BMI1 (Bit Manipulation Instructions 1), TBM
(Trailing Bit Manipulation) a FMA3, jelikož jejich podpora byla zaměstnanci AMD
začleněna například do kompilátorů, přičemž pro procesory s podporou
těchto rozšíření bylo použito pracovní označení „bdver2“.

Není příliš pravděpodobné, aby překladače kódu řadily „rané“ čipy Trinity
k typu „bdver1“, neboť se od architektury Bulldozer budou přece jen lišit;
patrně by v takovém případě vzniklo další označení, například bdver1.5. Že
k ničemu takovému zatím nedošlo, můžeme tedy brát jako první náznak, že
Trinity tyto instrukce bude podporovat. Existuje ale i hmatatelnější doklad
toho, že jádra x86 v čipech Trinity budou mít stejně plnou instrukční
výbavu jako dospělé Piledrivery v budoucích procesorech FX a Opteron.

Jason Garrett-Glaser, vývojář známého enkodéru x264, totiž nedávno rozšířil
kód, který v x264 detekuje vlastnosti CPU, o podporu instrukčních sad
obsažených v budoucích procesorech Intelu a AMD. A to i o podporu všech
rozšíření, které mají mít procesory „bdver2“.

V e-mailové konferenci doslova píše: „TBM, BM1 a FMA3 budou
podporovány v chystaných procesorech Trinity/Piledriver.“ A níže ve
stejném dokumentu pak čteme, že Garrett-Glaser pracoval se skutečným (zřejmě
předprodukčním) exemplářem procesoru Trinity, a tak není důvod o jeho tvrzeních
pochybovat. Že Trinity obsahuje nová instrukční rozšíření, pak stejný autor
opakuje v e-mailové konferenci projektu Yasm, kam zaslal patch přidávající
podporu pro TBM. Ve zprávě opět píše: „Toto rozšíření je již podporováno
produkčními čipy (Trinity).“

Jinými slovy je téměř jisté, že APU na bázi architektury Trinity nebudou
osekaná o podporu nových instrukčních sad. Pravda, ve hře zůstává možnost, že
IPC procesoru bude o něco nižší než u potenciálního lepšího Piledriveru. Je
možné, že až v druhé polovině roku AMD vydá nové desktopové procesory (s
kódovým označeném Vishera), budou mít jádra (CPU) pár vylepšení navíc. A aby
toho nebylo málo, nabízí se i další vysvětlení, a sice že drby o „tick-tock“
strategii v zeleném se zakládají na pravdě, k aplikaci těchto zásad
že však dojde až ve vzdálenější budoucnosti, tedy u architektur Steamroller či
Excavator…

Osobně pochybuji, že by vývoj dvou verzí architektury takřka souběžně (doba
mezi vydáním předběžné a plnokrevné verze by měla být jen pár měsíců, neboť
novou architekturu má AMD v roadmapě na každý kalendářní rok) mohl nějak
usnadnit inženýrům práci a ušetřit náklady, naopak bych očekával důsledky spíše
opačné. Na druhou stranu, soudě podle čipů Llano a Trinity není adaptace architektury
CPU do konkrétního APU ani zdaleka přímočará – nechme se tedy překvapit, jakými
cestami se v budoucích letech budou v AMD ubírat.

Plánované procesory AMD