ARMv8, čili 64bitová varianta instrukční sady ARM se sice poměrně podstatně liší od stávající 32bitové, obě uvedená jádra však budou plně zpětně kompatibilní. V 32bitovém režimu se tedy budou tvářit jako procesory dnešní architektury ARMv7. Jádro Cortex-A57 je cosi jako následník Cortexu-A15, tedy výkonné řešení jak pro dražší mobilní zařízení, tak nově i pro servery a jednou snad i osobní počítače. Druhé jádro bude naopak orientováno na nízkou spotřebu a cenu; bude tvořit duchovního potomka Cortexu-A7.
64bitová jádra ARM: Cortex-A57 a Cortex-A53
Vlajkový Cortex-A57 (v dřívější šeptandě nazývaný Atlas) bude architekturou typu out-of-order, stavěnou na zpracování třech instrukcí v jednom taktu. Pipeline má mít minimálně patnáct stupňů. Jádro má proti Cortexu-A15 (zatím nevíme jistě, zda z něj přímo evolučně vychází) několik neupřesněných vylepšení. V 64bitovém režimu navíc výkon stoupne díky optimalizaci registrů. Zejména multimediálním úlohám prospěje posílený výkon v instrukcích typu SIMD Neon, jelikož se zvedne šířka jednotek (tedy zřejmě na 128 bitů, což by bylo srovnatelné s šířkou SSE v Core 2 a Phenomu). Navíc přibude podpora pro výpočty v plovoucí řádové čárce s dvojitou přesností, odpovídající standardu IEEE-754.
64bitová jádra ARM: Cortex-A57 a Cortex-A53
Co se týče výkonu, který máme očekávat, v 32bitovém režimu údajně bude čip o 20 až 30 % rychlejší než Cortex-A15, v 64bitovém režimu pak ještě o něco více. Běh má však být až pětkrát efektivnější (ARM ale v predikcích zcela jistě počítá i s pomocí od nových výrobních procesů a vyššími frekvencemi, takže čísla berte s velkou rezervou), což prý v telefonech umožní až trojnásobný výkon oproti dnešnímu highendu. Nové jádro bude mít také instrukční rozšíření pro akceleraci kryptografie, podobné zřejmě sadě AES-NI procesorů AMD a Intel. Touto cestou slibuje až desetinásobné zrychlení relevantních úloh.
64bitová jádra ARM: Cortex-A57 a Cortex-A53
Z oficiální tiskové zprávy se ještě dozvídáme velikosti mezipamětí: v první úrovni je to 48 KB pro instrukce a 32 KB pro data. L2 cache je pak sdílená mezi jádry, může mít mezi 512 kB a 2 MB. Jinak mají procesory 44bitové fyzické adresování, takže teoreticky zvládnou až 1 TB paměti. Zdá se, že v základní podobě bude tento Cortex tvořit čtyřjádrové soustavy se sdílenou L2 cache. Pomocí propojovací logiky CoreLink CCN-504 však bude možné tyto skupiny spojovat do větších celků. V serverech tak bude možno použít šestnáct jader (logika ale zřejmě umožní i zapojení více uzlů).
64bitová jádra ARM: Cortex-A57 a Cortex-A53
Menší a hubenější bratříček Cortex-A53 (neoficiálně přezdívaný Apollo) si bude muset vystačit se zpracováním typu in-order (podobně jako dnešní Atomy). Jeho pipeline bude osmistupňová, a teoreticky by mohl přímo vycházet z Cortexu-A7. Jádro je stavěno na co největší úspornost jak co se týče příkonu, tak plochy. I s těmito požadavky ale díky architektonickým zlepšovákům dotahuje výkon starších plnohodnotných jader. ARM tvrdí, že jak ALU, tak FPU nabídnou (asi i zásluhou vyšších frekvencí) výkon Cortexu-A9, ale i s přidáním podpory pro 64bitový režim zabírá jádro o 40 % menší plochu, a může být až čtyřikrát efektivnější.
I toto jádro je však použitelné v serverech (zřejmě tedy volitelně podporuje ECC a podobné technologie). Vzhledem k malé ploše a spotřebě by zřejmě bylo nasazeno ve velkých počtech. Interně však adresuje 40bitově, takže zvládne jen 64 GB paměti. Šetřit je možno i na pamětech cache. Sdílená L2 je podporována v maximální velikosti 2 MB, lze ji však zredukovat až na 128 KB. L1 cache pro data instrukce mohou mít velikosti od 8 do 64 KB.
64bitová jádra ARM: Cortex-A57 a Cortex-A53
Cortex-A53 by měl být instrukčně zcela kompatibilní s výkonnější variantou A57 (včetně kryptografického rozšíření a FPU). To ARM využívá v technologii zvané big.LITTLE, o které jste možná již slyšeli. Spočívá v tom, že na čipu jsou přítomna jak velká jádra (Cortex A15 či A57), tak jádra malá (Cortex A7 či A53), a operační systém mezi nimi přehazuje procesy podle toho, zda je potřeba vysoký výkon, či je naopak záhodno (při mírné zátěži) šetřit baterii. Díky plné kompatibilitě si běžící software vůbec nevšimne, že byl přesídlen z velkého jádra na malé, či zpět.
Nevýhodou je, že nelze využívat obojí paralelně, takže část čipu je vždy nevyužitá. Těžko říct, zda je tato technologie výhodnější než řešení, které razí Intel. Ten věří, že nejúčinnější je práci co nejrychleji odvést na velkém jádře, aby se procesor mohl co nejdříve uspat. Řešení ARMu by mělo mít výhodu při velmi mírné, avšak kontinuální zátěži, která uspání neumožňuje (například v systémech typu „realtime“).
První implementace nových jader se zřejmě objeví na 28nm a později na 20nm procesu (mimochodem, TSMC je údajně používá jako pokusný materiál při vývoji a validaci 20nm linek). Některé s bombastických údajů o efektivitě či výkonu nových Cortexů tedy mohou počítat například s nasazením FinFETů. Žádné z čísel není příliš konkrétní a ani u oněch 30 % mezi Cortexem-A15 a A57 nevíme, zda jde čistě o zisk ze zvýšeného IPC, nebo i frekvence. Jejich skutečný výkon, a potažmo také to, jak si povedou v boji s konkurenty ze stáje x86, je tedy zatím velmi předčasné hodnotit. Mějme také na paměti, že fyzické čipy se objeví až zhruba za dva roky, tedy léta páně 2014.
