Názor k článku Čína má vlastní procesorovou architekturu LoongArch, CPU Loongson přejdou z MIPS? od Radek Holeček - S tím bych si dovolil nesouhlasit. Ono se...

S tím bych si dovolil nesouhlasit. Ono se na to nelze dívat z dnešního pohledu, kdy se rozdíl mezi RISC a CISC v podstatě smazal, protože RISC neustále rozšiřuje svou instrukční sadu (už zdaleka to není ta redukovaná sada instrukcí) a CISC už své nové instrukce interně překládá na nějaké jednodušší.
Když RISC přišlo, byl jeho hlavní výhodou fakt, že všechny instrukce měly stejnou délku, na rozdíl od CISC. A to mělo výhodu, že ty instrukce se mohly začít načítat dřív, než byla zpracována předchozí instrukce, protože bylo naprosto jasné, kde další instrukce začíná. U CISC se nejprve muselo zjistit, co se to právě načetlo, pokud to byla delší instrukce, tak se musely dočíst i ty její parametry a vypočítat, kde začíná další instrukce. A ta se teprve tehdy mohla načítat.
Tahle výhoda, která přinášela vyšší IPC (v pravém slova smyslu, tedy vyšší počet instrukcí na takt) celkem zmizela v okamžiku, kdy jednak přišla L1 cache a hlavně, když se instrukce dekódují hodně dopředu před vlastním vykonáváním.
Dneska už bych tedy to, jestli se něco historicky řadí k RISC nebo CISC, neřešil. Interně to dneska u obou vypadá dost podobně.