Odpověď na názor

Když nesrovnávám jen ARM do Apple a x86-64 svět, nic nesvědčí o tom, že velká cache znamená nízké takty. Spíš to je tím, že Apple raději navýší počet jader a takty drží v efektivním pásmu. Krásný příklad z jiného světa IBM Telum na jednom čipu 8 jader a ta mají společnou obří L2, vyšší úrovně cache ty procesory nemají. V pouzdru jsou dva čipy a ty celou cache sdílejí. Vlastně to jde ještě dál, kterýkoliv procesor sdílí nejen RAM, ale i tu L2. Jde o vedlejší řadu procesorů pro mainframy vedle Power 10 pro servery. Ty procesory běží trvale kvůli rychlosti odezvy na 5 GHz, přitom na jedno jádro vychází 32 MB sdílené L2.