Monolity šetří omezené pouzdřící kapacity, takže AMD může dodat (a prodat) víc procesorů a akcelerátorů.
"Větší neznámou je číslo 2770 uvedené jako poslední. Nejvíc se jako vysvětlení nabízí, že je to frekvence (asi boostu)"
to bude spíš game clock, to by byl mizerný posun oproti RDNA3 kdyby šlo o boost boost má být mnohem výše kolem +3GHz
Proti tomu, že jsou to frekvence, mluví to, že u Navi 44 je uvedeno jenom "550". Viděl jsem, že lidi předpokládají, že je to překlep a vypadla první číslice, ale i tak to nesedí. 2550 je moc málo, protože menší čip bývá spíš taktovaný výš (takže by to mělo být nad 2770). A kdyby to bylo 3550 tak to je už zase asi hrozně moc.
Takže za mě určitě sedí to vysvětlení s efektivníma propustnostma paměti + Infinity Cache, hodně se dto podobá číslům pro Navi 32 a 33, jak už bylo zmíněné v tom textu. A když to leaker(ka?) retweetl(a), tak je to o to pravděpodobnější vysvětlení.
MCD rozhraní má u NAVI32 cca 146mm2 je na jiném výrobním procesu protože tato rozhraní a cache s výrobním procesem škálují naprosto minimálně, tzn k "zmenšenému" GDC NAVI48 na 4nm je potřeba přičíst ještě minimálně 130mm2 řadičů a IF cache. a to na 240mm2 nevychází , protože rozdíl mezi 5nm a 4nm je naprosto marginální
Viděl jsem názor, že klíčem bude použití hustějších bloků SRAM (Infinity Cache, ale může to mít efekt i v dalších částech čipu).
Plus osekání RDNA 4 CU o různou legacy funkcionalitu z předchozích generací, které jednotlivé jednotky zmenší. Problém s tím je, že to je něco, co tak brutálně zmenšilo CU u RDNA 3, takže nevím, jestli ještě zbylo sádlo, které by se z toho dalo ještě vyškvařit pryč...
Pak možná ještě redukce počtu obrazových výstupů, PCIe ×8, nějaká racionalizace v multimédiích. Kdo ví. Jinak tedy samozřejmě něco ušetří eliminace rozhraní pro komunikaci mezi čiplety (plus MCD čiplety obsahovaly zřejmě prostor pro TSV, které je o trošku zvětšily, to bude nějaká malá troška ušetřená).
8. 4. 2024, 21:18 editováno autorem komentáře
Jinak s tím jde taky ruku v ruce možnost, že Navi 44 bude podobná koncepce jako Navi 24 (hmm, to jméno dokonce...).
Což by znamenalo, že by třeba mohly chybět enkodéry videa nebo i část dekodérů se spolehnutím se na to, že je bude poskytovat procesor v iGPU. Nebo osekání PCIe na čtyři linky, což už by ale asi bylo hodně drastické (a ubývá myslím procesorů v noteboocích, které nemají PCIe ×8).
"Viděl jsem názor, že klíčem bude použití hustějších bloků SRAM (Infinity Cache, ale může to mít efekt i v dalších částech čipu)."
to je klidně možné, možná když by u NAVI 48 vyhodili veškerou čipletovou logiku a IF fabric a výrazně zredukovali cache, tak by teoreticky dosažitelnéí bylo, ovšem by se tím mohli připravit o velkou část výkonu. Další varianta by byla stacked cache ( jako V-cache ) ale to by přiliš zdražovalo výrobu a cenu
"Což by znamenalo, že by třeba mohly chybět enkodéry videa nebo i část dekodérů se spolehnutím se na to, že je bude poskytovat procesor v iGPU"
tomuto moc nevěřím naopak přibude vic AI funkcionality a jiného balastu
10. 4. 2024, 10:08 editováno autorem komentáře