Viděl jsem názor, že klíčem bude použití hustějších bloků SRAM (Infinity Cache, ale může to mít efekt i v dalších částech čipu).
Plus osekání RDNA 4 CU o různou legacy funkcionalitu z předchozích generací, které jednotlivé jednotky zmenší. Problém s tím je, že to je něco, co tak brutálně zmenšilo CU u RDNA 3, takže nevím, jestli ještě zbylo sádlo, které by se z toho dalo ještě vyškvařit pryč...
Pak možná ještě redukce počtu obrazových výstupů, PCIe ×8, nějaká racionalizace v multimédiích. Kdo ví. Jinak tedy samozřejmě něco ušetří eliminace rozhraní pro komunikaci mezi čiplety (plus MCD čiplety obsahovaly zřejmě prostor pro TSV, které je o trošku zvětšily, to bude nějaká malá troška ušetřená).
8. 4. 2024, 21:18 editováno autorem komentáře