Názory k článku H670, B660, H610. Jak jsou osekané levnější čipsety pro Alder Lake? PCIe 5.0 a DDR5 všude

Tady je videt jak jsou lide konzervativni v uvazovani az pak vznikaji zkresleni reality. Me proste nejvic fascinuje jak se pise o rozdeleni na 2x8x PCIe 5.0 v souvislosti s chipsetem a pritom jak dokazuje blokove schema na poslednim obrazku, ty PCIe linky vychazeji primo z CPU. Cili, cela leta jsme o sbernici uvazovali jako o vychazejici z chipsetu (severniho mustku vesmes) no tak to ted budem opakovat stale dokola i kdyz realita je uz nekde uplne jinde. Tipnu si, kvuli produktove segmentaci jsou vyrobci desek s levnejsimi chipsety zavazani k nahravani takoveho firmwaru (ve svete PC se tomu historicky rika BIOS i kdyz uz se leta jedna o UEFI s max CSM modulem), ktery to rozdeleni proste neumozni. Tecka. Zadne chipset neumozni, kdyz ty linky pres nej ani nejdou...

Ano, přes čispet ty linky z procesoru nejdou,
Jsou to (dá se říct umělá) omezení celé platformy na základě toho, jaký je osazený čipset, i když samotný čipset se na té funkci technicky nijak nepodílí. Jako omezení na PCIe 3.0 z procesoru u AMD A520 (nebo podobně nemožnost rozdělení PCIe ×16 na ×8/×8).

Asi to bude ošetřeno smluvně při odběru těch čipsetů. Případně může ten řídící systém Intel ME (on se teda myslím teď jmenuje jinak) při svém spuštění sám vymáhat to, jaké funkce povolí, i kdyby deska byla náhodou navržená jinak, než podle těch smluvních specifikací.
Zatímco u AMD je řídící subsystém/PSP fyzicky v procesoru, u Intelu se nachází v čipsetech, přestože má i funkci správce procesoru a celé platformy. Takže touhle cestou nepřímo ty funkce procesoru jako řadič PCIe ovlivňovat může, i když přes něj ty linky nejdou. Ale nevím, jestli takové věci při běhu ME opravdu kontroluje.