Názor k článku Hynix oznámil paměti HBM3. Frekvence až 6,4 GHz, jediný čip má propustnost jako RTX 3080 od Brutus - Technologicky to ani jako u NAND nejde. Protože...

Technologicky to ani jako u NAND nejde. Protože se musí vzít standartní chiplet, část s L3 Cache ztenčit a až pak to můžou vrstvit, jinak by vycházela rozdílná tloušťka u L3 a zbytku chipletu a blbě by se to chladilo. Co mne zajímá, je reálný dopad na latence takové L3. Dle tvrzení AMD, tím že dokáží ten měděný vertikální spoj udělat bez pájení, je přechodový odpor výrazně menší, snad až k úrovni přímého spojení vertikálního a horizontálního vodiče, tedy na ekvivalent svařování nebo odlévání. To má mít vliv jak na nižší potřebné energie tak na zpoždění. Tomu celkem rozumím. Ale nejde mi do hlavy, jak chtějí zachovat celkovou latenci, když je obvyklé, že násobná kapacita u běžné tedy plošné cache bývá automaticky vyšší. Jediné co mne napadá, že je to tím, že procesor už od výroby počítal s tím, že navýšení kapacity přinese i úměrně vyšší počet paralelních spojů a tedy i násobné navýšení datové propustnosti. Jestli to tak je a podařilo se jim to utajit, je to naprostá pecka. I kdyby ten nárůst rychlosti neodpovídal nárůstu kapacity. Je tu ale ještě druhá možnost. Že sice nedojde k nárůstu přenosové rychlosti, ale latence se nezvýší prostě proto, že navýšení dráhy datových cest kvůli kapacitě je v porovnání s plošnou cache výrazně menší. Takto vrstvením desek s TTL obvody obvody řešil Cray latence u prvních generací superpočítačů. Mimochodem odbočka - to byly první vektorové 64. bit procesory. Tím ten výkon získal. Každopádně na první reálné měření datové propustnosti a latencí jsem velmi zvědavý stejně jako na celkový přínos.