Odpověď na názor

IPC není výkon na 1 MHz, ale počet zpracovaných instrukcí za takt. Navíc je třeba rozlišovat teoretické IPC (v tomto případě 3) a průměrné (ale aplikace), které je až na výjimky značně nižší.

Tato metrika se nedá přeložit na "výkon" - dost záleží, co za program běží a z jakých instrukcí se skládá. Výkon se dá měřit pouze v konkrétních úlohách.

Pak je ještě třeba dát pozor na míchání instukcí a uOps..

"finální fáze retire zpracovává čtyři instrukce za takt a čtyři operace zvládají také výpočetní jednotky."

Toto jednoduše není pravda. Decode konvertuje x86 (a rozšíření) instrukce na uOps (microOps), což jsou sice také "instrukce", ale pro interní RISC jádro a z jedné x86 instrukce typicky vzniká více uOps.

Například z jedné instrukce ADD reg, mem vzniknou tři uOps - LOAD, ADD a STORE. S nimi se pak dále pracuje (jsou popřehazovány aby bylo jen jedno načtení a jedno uložení, atd.) a jsou vykonány ALU. Proto také nevadí, že Decode fáze zvládá "jen" 3 instrukce a je tedy zdánlivý bottleneck.