Zen 5 ..... 1,56 / 1,2 = 1,3 ..... tedy loňská M2 bude mít IPC o 30% vyšší než Zen5
Zen 6 ..... 1,3 / 1,15 = 1,13 ..... tedy loňská M2 bude mít IPC o 13% vyšší než Zen6
Zen 7 ..... 1,13 / 1,2 = 0,94 ..... tedy teprve Zen 7 v roce 2029 se dotáhne na loňskou M2
A to vše za předpokladu, že AMD se podaří obejít polynomickou explozi u dekodování x86 instrukcí, které trpí nevýhodou variabilní délky kodování (aneb CISC kodování z roku 1978 které šetřilo kilobajty paměti). Už nyní Zen 4 musí mít obrovskou mOps cache a zároveň decode umí pouhé 4x instrukce/takt (přitom musí mít prediktory pro predikci délek instrukcí). Apple a Cortexy mají dekodery pro 8-10 instrukcí, pěkně jednoduché, minimum tranzistorů, minimální spotřeba, protože 10. instrukce vždy leží přesně na 37 bajtu a nikde jinde (u x86 10. instrukce může ležet na 127 různých místech a teď babo raď kde leži, hm nebo spíš prediktore raď kde leží, a co teprve ta penalta když se prediktor sekne).
Mě by zajímalo kolik inženýrů musí zbytečně v AMD pracovat na obcházení zastaralé x86, přitom si musí uvědomovat, že ať udělají sebelepší obvody, tak to bude mít vždycky vyšší spotřebu než ARM, který obvody pro obcházení CISC nemá žádné. To musí být extrémně frustrující práce. Možná tohle bylo důvodem proč z Intelu utekli inženýři a založili firmu Ampere co dnes vyvíjí ARM CPU pro servery. Bůhví, kolik inženýrů zdrhá z AMD každý měsíc pryč....