Názory k článku Nový highend Intelu, Skylake-X, potvrzen na srpen. Výkon a IPC možná zlepší L2 cache
-
1MB L2 cache by bylo hodně zvláštní. Pokud se nepletu, L3 je u intelu inkluzivní a to by efektivně znamenalo, že se podstatná část využije jen na duplikaci dat z L2.
Spíše to tipuji na špatnou detekci velikosti cache na straně softwaru. Alternativou by bylo kompletní překopání cache - tedy buď změna inkluzivity L3, nebo její podstatné zvětšení. -
Jan Olšan (neregistrovaný)
Kromě toho AVX-512 (důležité pro HPC) budou velké změny v komunikaci jader a cache a procesorů, což je věc, která není v tabulkových specifikacích vidět. V systémech s velkým počtem jader a víc sockety tam můžou být rozdíly ve výkonu/škálování i hodně velký (ale to bude hlavně u těch Xeonů, které budou mít taky možnost integrované Omnipath, šestikanálové paměti a další věci). Jak velkej dopad tyhle změny budou mít na fungování těch 6-10jader na desktopu/1S, to těžko říct, tam asi budou mít dominantní přínos to o 2-3 % lepší IPC Skylaku a 1MB L2. Později AVX-512 v softwaru, který ho využije. Je asi určitá šance, že se to bude dát přetočit na vyšší takty, než Broadwell-E, ale to teprve uvidíme.
-
Jenže L3 byla inkluzivní z určitého důvodu - používala se pro sdílení dat mezi jádry. Prostě mi to celé příjde hodně zvláštní a spíše bych to označil za nějaký informační šum. Zvláště pokud do bude spadat pod "Skylake", tak mi příjde dělání tak zásadních změn nepravděpodobné.
Ale pochopitelně možné to teoreticky je. -
Optimum bola myslím 8x väčšia L3 ako nižšie-úrovňová cache, čo by bolo nejakých 250 MB... :D
A aj keby nešlo o kapacitu, spravovať zdieľanú pamäť a prístupy do RAM pre 64 (96) vlákien bude niečo iné ako v prípade pôvodných 8 vlákien, takže nejaké reorganizovanie napríklad na lokálnu/globálnu alebo "klastre" (ktoré tam už vlastne majú) už budú načase.
A tým že sa to bude volať Skylake by som sa netrápil. Je to len názov a nič to neznamená. :D Napríklad Haswell vs Haswell E kde . Opačný príklad Skylake vs Kabylake. Alebo 14nm vs 14nm+ (ktorý je väčší aj keď dovtedy bolo tradíciou procesy skôr zmenšovať :D ). -
Jan Olšan (neregistrovaný)
Myslím že tucha měli, v těch slajdech bylo rozdělení na 1S server/WS oproti 2S+ server naznačené. Akorát se ještě nevědělo, že ten 1S socket bude LGA 2066, bylo tam jenom označení "socket R" kontra "socket P" (IIRC).
Teď si to nevybavuju úplně jistě, protože ty slajdy jsme na přání Intelu tehdy odebrali, nevím, jak je vyhrabat z toho redakčního systému po změně a nevzpomenu si, co jsem udělal s tím PDF :)
Mělo by to ještě být v tom threadu na fóru AnandTech.
Návody a tipy
23. 10. 2024
| online
31. 7. 2024
| online
6. 7. 2024
| online
ČLÁNKY DO MAILU