Názory k článku Odpověď Intelu na Zen 5 přijde po dvou měsících. Termín vydání Arrow Lake prozrazen

A je znám předpokládaný nárůst výkonu - nula nebo ještě méně.

Asi bych nebyl tak skepticky, uz jen z duvodu, ze jedou na funkcnim 3nm od TSMC a budou mit i proti AMD vyhodu lepsiho nodu, protoze AMD zustava na TSMC 4(x).
Spis se naskyta otazka, jestli se Intelu podari AMD vykonove prekonat v ST a lehkem MT a pokud ano, pak o kolik. MT neverim, ze Intel da, protoze mu bude chybet HT a tech malej zaprdku tam bude mit "jen" 16, jako u RL.

29. 5. 2024, 11:37 editováno autorem komentáře

Intel má všechny předpoklady natřít to AMD, ale jak známe Intel, něčím to podělají. Nabízí se třeba špatná dostupnost

Mohu se zeptat jaké jsou to všechny ty předpoklady pro natření to AMD ze strany Intelu?

tak im drzme palce aby sa to po kvartali nemuselo uzivatelsky podtaktovavat a nasledne novinari a testeri nemuseli robit znova benchmark testy.

Jen technicka p. Olsan,
Termin vydani a ohlaseni produktu se nemusi shodovat. To ze Arrow Lake bude ohlaseny je asi hodne pravdepodobne, to ze bude po 25.9 hned vydany, neni ale vubec jiste.

Myslím, že to tam je i zmíněné...

..ale ne v nadpisu

zajímavé detaily o procesorech Lunar Lake, konkrétně o architektuře "Skymont" což jsou nové e-jádra.

N3B TSCM proces
SoC N6
dekodér je nyní 9 - wide
ALU je celkově 8 (!)
double digit IPC
první laptopy v říjnu

https://videocardz.com/newz/intels-next-gen-skymont-efficient-core-details-leak-out

31. 5. 2024, 08:54 editováno autorem komentáře

Těch ALU se mi nezdá, že by bylo fakt osm, spíš to jsou porty (a za některýma nebude ALU).
Jinak těch 9 dekodérů jsou tři klastry po třech (jako v tremontu, ale o klastr víc).

Takže v jednom instrukčním streamu to umí udělat jenom 3/cyklus, myslím, ale ty tři klastery se dají využít když je hodně větvení (od kteérho začíná další stream, takže ho může začít další klastr).

zatím nevíme, ale vypadá to 3x3 decode cluster. 8 ALU je údaj, který uvádí originální slajd, ale věřil bych tomu že to budou nějakým způsobem nakombinované (vícefunkční) porty s jednoduchou ALU ...

1. 6. 2024, 09:42 editováno autorem komentáře

Já tam vidím 8-wide, ne 8 alu. A když se povídám na to schéma, tak v té levé části, která by měla odpovídat ALU části, je osm portyů, ale dva z nich jsou šedé a budou to IMHO load-store pipeline, ne ALU.

Ono to vlastně nevypadá tak odlišeně proti schématu Gracemontu/Cres­tmontu, ten měl taky portů jak psů (a čtyři ALU). https://www.cnews.cz/clanky/zacina-nova-era-intelu-4nm-procesory-meteor-lake-odhaleny-nova-architektura-a-mnozstvi-inovaci/

Teda jako když se dívám na ty obrázky vedle sebe, tak se mi zdá, že počet ALU/JMP/AGU zůstal stejný, jenom Intel přidal porty a jednotky do té SIMD/FPU části.
8-wide by mohl být dispatch a 16-wide bude asi ten execution backend počítáno na jednotlivé porty?

Je tam teda ta zrada,že u toho schématu crestmontu jsou některé porty vyzančené jednou, ale představuje to dva porty. Teoreticky to schéma Skymontu může tohle udělat u některých z těch ALU portů.

1. 6. 2024, 11:12 editováno autorem komentáře

ano , máš pravdu, je to 8- wide, ale pořád přichází v úvahu ta možnost, o které jsem psal, že na těch dalších portech (třeba AGU) budou zaroveň nějaké simple ALU instrukce jako to měl třeba Steamroller/Ex­cavator u AMD ( tzv. AGLU porty ) takže těch ALU instrukcí za jeden takt zvládne to CPU zpracovat více než Gracemont ....
Možná to tedy nebude 8 ALU, ale třeba 6ALU. Otázka je jestli je to třeba a jak moc by to něčemu pomohlo. Tak či tak je tu tendence /ne jen u Intelu/ dělat ta procesorová jádra širší, byť je přínos diskutabilní

1. 6. 2024, 11:36 editováno autorem komentáře

tak zrovna čerstvý příklad AMD a její ZEN5 (a to je big jádro ) ukazuje, že ani přidání více ALU a rozšíření frontendu nemusí přinést nějak závratné navýšení výkonu a Skymont nebude vyjímkou. Velká jádra Intelu jsou už teď "ultra wide" a podle toho taky vypadá ta spotřeba, Skymont není tak "tučné" jádro, ale Intel má evidentně potřebu jej také rozšiřovat, což zvyšuje počet tranzistorů a tím i spotřebu čipu, kterého primárním účelem v big/little arch. je spotřebu snižovat. Uvidíme, jaké IPC nakonec čip přinese, ale "double digit" může být klidně 10% a zbytek Intel nažene frekvencema ( opět na úkor spotřeby )