Odpověď na názor

"Každopádně hlavní myšlenka je taková, že 4x ALU + 1x Branch v Zen 4 je ekvivalent 5x ALU v Raptor Cove. IPC záleží na součtu ALU + Branch, nikoliv jen na ALU. A taky IPC Zen 4 i Raptoru je od sebe jen pár procent. Branch instrukcí je nějakých 20% takže u Intelu stejně ta pátá ALU je vytížena výhraně Branch instrukcemi."

To si myslím, že moc nesedí se skutečností. Pro Zen4 nejsou určující jen tyhlety počty jednotek, ale také například míň silné load/store jednotky a výrazně méně hluboký ReOrder Buffer.
To, že přesto dosáhne podobného IPC je navzdory počtu jednotek. A je to pravděpodobně proto, že má velmi efektivní prefetching a branch prediction, díky kterým z určitého počtu jednotek je schopen vydupat takto vysoké IPC. Implikace je, že je v tomhle jádro AMD zřejmě efektivnější a možná pokročilejší proti Golden Cove/Raptor Cove Intelu, které na takové IPC potřebuje víc jednotek a větší out-of-order struktury. Ale tak jednoduché to samozřejmě není, je tam spousta různých faktorů a věcí.

Výkon a IPC závisí stručně řečeno na mnohem více věcech. Například: Cortex-X4 s 8 ALU bude mít nejspíš nižší IPC než jádra Apple s jen šesti.

Jinak to, že podle vás branch patří mezi ALU instrukce, nedělá z jednotky branch ALU, samozřejmě, když neumí nic jiného. Těmi logickými instrukcemi se jinak myslí základní operace jako AND, OR a ta dále (aritmetické jsou asi jasné)...

"AMD svého času používala překlad z x86 do RISC86, uměla to tuším jejich K6 jakožto vynález zděděný koupí NexGenu. Ale byly to vnitřní instrukce, ikdyž to ještě nebyly mOP. Ostatně K5 byla RISCový AMD AM29000 kam připlácli x86 dekodér."

To si myslím že mluvíte o prostě tom kalsickém schématu, kdy procesor překládá instrukce své standardní ISA na microOpy. V té době se to ozančovalo a popisovalo všelijak, takže je třeba dávat pozor, aby si z člověk ze sarých článků neudělal zavádějící dojem, ale mikorarchitektury K5, K6, Pentium Pro a všechno od té doby jsou od té doby vesměs stejná koncepce. A také všechny novější Power a ARMy, dekódování na microOpy je už takový standard, kterým se setřely rozdíly mezi RISC a CISC.