Je to chvilka co jsme zde psali o ARM procesorech, které vyvinul Amazon a které by mohly (alespoň podle propagátorů této architektury) znamenat problémy pro Intel v serverech. Ale i ARM už zpovzdálí sleduje další vyzyvatel, volně dostupná instrukční sada RISC-V. Za tou se již nashromáždilo několik větších zastánců, kteří by jejím použitím chtěli ušetřit, tím největším je asi Western Digital. A právě tento výrobce disků HDD a SSD nyní představil první procesorové jádro RISC-V, které vyvinul. RISC-V je stále v počátečních stádiích šíření a nejsou pro něj dostupná nějaká výkonnější jádra, jako pro ARM. Ani jádro SweRV, jak svoji architekturu WD pokřtil, toto úplně nezmění, jde totiž stál jen o „in-order“ jádro. Ovšem mohlo by jít správným směrem, protože jeho reálný výkon by už mohl být o dost lepší, než u dosud se objevivších raných návrhů.
Architektura SweRV
SweRV je podle dostupných informací 32bitové superskalární jádro stavěné na zpracování dvou instrukcí za jeden takt, velmi zhruba by se tedy asi dalo přirovnat k starému Cortexu-A7. Ovšem ten byl komplexnější a celkově asi rozvinutější architekturou. SweRV například zdá se vůbec nemá FPU nebo SIMD instrukce. Podporovaná instrukční sada je RV32IMC, což je základní celočíselná varianta RISC-V plus komprimovaná instrukční sada (obdoba ARM Thumb) a podpora pro celočíselné násobení a dělení, která v základu není.
Jádro má devítistupňovou pipeline a podle WD má dosahovat frekvence až 1,8 GHz při výrobě na 28nm procesu. S touto architekturou nebude asi použito v žádných výkonnějších procesorech nebo SoC, ale jen v roli embedded jádra například v řadiči HDD nebo SSD. Jako uživatelé se s takto hluboko integrovanými jádry přímo nikdy nesetkáme. Jádro má ale být uvolněno jako open source a údajně je pro něj předpokládáno použití v aplikacích jako je internet věcí nebo průmyslová zařízení.
CoreMark přisuzuje SweRVu výkon podobný Cortexu-A15
Western Digital přednesl i určitý příslib co do výkonu tohoto jádra: v benchmarku CoreMark, který slouží k standardnizovanému testování CPU v úlohách typických pro mikrořadiče, má dosahovat skóre 4,90. To by bylo docela hodně, takovéto IPC by ho totiž stavělo vysoko nad dosavadní jádra RISC-V jako je Rocket, ale i nad akademické out-of-order designy jako je jádro Boom. Podle tabulky výsledků v CoreMarku by dokonce SweRV měl být v tomto testu lepší než ARM Cortex-A9 (3,71) a Cortex-A15 (4,70), což už byla out-of-order jádra používaná v dražších mobilech a jednodeskových počítačích.
Western Digital počítá s tím, že SweRV bude dosahovat výkonu okolo 4,9 CoreMarků na 1 MHzTyto hodnoty by měly udávat výkon na stejné frekvenci čili IPC, výsledky tohoto testu se přepočítávají na CoreMark/MHz. Ale je asi třeba podtrhnout, že CoreMark je skutečně hodně dílčí benchmark, zaměřený na mikrořadičové úlohy. Ve standardních větších aplikacích by pravděpodobně SweRV jádru jako Cortex-A15 konkurovat nedokázal. Pro ilustraci si můžete ostatně na slajdu porovnat, jaké skóre dává CoreMark jádru Sandy Bridge (nebo Ivy Bridge, které paradoxně vychází o hodně pomalejší). V reálu se Cortex-A15 těmto jádrům určitě neblíží v IPC tak, jak tu CoreMark ukazuje.
Nicméně výsledek by stále mohl znamenat, že se Western Digitalu podařilo ze základního 2-issue designu vymáčknout dobrý výkon a v kombinaci s poměrně vysokou frekvencí by tedy jádro SweRV mohlo být pro řadu úloh dostatečně schopné, podobně jako svého času Cortex-A7 nebo nyní 64bitový Cortex-A53. Ty však mají FPU a SIMD instrukce, které zde bude teprve třeba přidat.
Schéma RISC-V jádra SweRVKód SweRV má být vydán v první čtvrtině roku 2019 a najdete ho na GitHubu. Pro potřeby vývoje také WD oznámil vytvoření open-source sofwarového emulátoru ISS, na kterém se procesor SweRV bude dát simulovat. Pro vývoj aplikací a kódu tudíž nebude nutné pracovat složitě s reálným hardwarem (a hlavně čekat, až bude vůbec dostupný). Toto by ovšem mohlo být užitečné nejen pro vývoj aplikací pro SweRV, ale obecně k vývoji operačních systémů a programů pro platformu RISC-V jako takovou.
OmniXtend
Současně WD jinak oznámil ještě jednu související iniciativu: koherentní propojovací protokol OmniXtend. Ten má umožnit cache-koherentní komunikaci mezi procesory, akcelerátory, FGPA, grafikami a dalšími zařízeními. Lze asi čekat, že až či pokud WD přijde i s výkonnějšími procesory na bázi RISC-V například pro větší úložiště nebo pro SSD s integrovanými výpočetními schopnostmi, bude u nich OmniXtend použitý třeba ke komunikaci s akcelerátory a dalšími zařízeními.
