Odpověď na názor

Odpovídáte na názor k článku Unikly první detaily Zenu 4. Zvětšení L2 cache a TLB, podpora AVX-512, snad i počet ALU. Názory mohou přidávat pouze registrovaní uživatelé.

  • Tento text je již více než dva měsíce starý. Chcete-li na něj reagovat v diskusi, pravděpodobně vám již nikdo neodpoví.
  • 25. 8. 2021 16:20

    Jan Olšan

    Jo, to jsem tam napsal blbě, moje chyba.

    Ale jen tak na okraj mimo kontext: ono to IPC na taktu trošku závisí (nebo někdy může záviset). Když třeba 5GHz CPU jede na svém maximálním taktu, tak při vydělením frekvencí můžete získát trošku nižší hodnotu IPC, než když ho přeměříte zamknuté na nízký takt a vydělíte tím taktem.
    Vliv výkonu pamětí který je v obou případech konstantní, ale u jádra CPU na 5 GHz je jakákoli limitace pamětí víc cítit, než když běží jenom na 3 GHz, takže v prvním případě vyjde výkon na 1 MHz o trochu nižší, než v druhém. Zrovna včera jsem to viděl zachycené tady v tomhle článku: https://chipsandcheese.com/2021/08/05/neoverse-n1-vs-zen-2-arm-in-practice/

    Je to z části i problém měření, kde nedokážeme odizolovat "výkon CPU" od vlivu výkonu pamětí.