Paměti DRAM používané v operačních pamětech dlouhodobě narážejí na problémy. Škálování na nové výrobní procesy jim nejde nejlíp, což limituje růst kapacit. Podobné to bylo u posledních 15nm pamětí NAND Flash před momentem, kdy byla planární technologie nahrazena za 3D NAND. To vdechlo SSD doslova nový život, nebo přinejmenším životnost. Teď se však i pro paměti DRAM rýsuje vrstvená „3D“ verze, která doufejme bude podobně přínosná.
Vertical Channel Transistor
Samsung teď představil roadmapu vývoje své technologie pamětí DRAM (od které by pak měly být odvozené všechny různé typy paměti DRAM – od HBMx přes GDDRx a DDRx až po LPDDRx). A podle té by firma někdy v letech 2026 až 2028 měla změnit strukturu buněk paměti DRAM na částečně 3D – zřejmě by mělo jít o nasazení 3D tranzistorů typu FinFET do buňky DRAM. Tato technologie má označení Vertical Channel Transistor (VCT).
Zřejmě by díky tomu mělo být možné zmenšit buňku tím, že se některé elementy nyní se nacházející v ploše dostanou pod sebe. To znamená, že bude možné vyhradit větší plochu pro samotnou strukturu s kondenzátory buněk udržujícími jejich hodnoty. Ty jsou kritickou částí při škálování pamětí DRAM na menší výrobní procesy, protože se nejvíce „brání“ zmenšování buněk a tím zvyšování kapacity čipů. Čím menší je totiž kondenzátor, tím hůř udržuje uloženou hodnotu.
Pokud se v půdorysu buňky podaří ušetřit na dalších komponentech obvodu, zůstane větší procento místa pro kondenzátory a hustota paměti se zvýší, aniž by se zhoršily parametry kondenzátoru.
Modul DIMM a paměti DRAM
Vrstvená 3D DRAM?
To by pak měla dále vylepšit další generace pamětí DRAM, která už bude vrstvená podobně jako NAND, a bude se tedy dát skutečně označit jako 3D DRAM. Zřejmě by u ní mělo dojít k otočení struktury buněk tak, že nyní vertikálně do výšky stavěné kondenzátory by tvořily vodorovné „tyčky“ v struktuře čipu, které by byly na sobě uložené ve více vrstvách. Napříč jimi by pak vedly adresní a datové vodiče a tranzistory také ve „štosech“.
Toto by mělo umožnit škálovat dál kapacitu pamětí DRAM bez toho, aby se buňka musela dál fyzicky zmenšovat. Kapacita se totiž bude zvyšovat tím, že se bude zvyšovat počet vrstev v čipu, což minimálně u 3D NAND posledních deset let funguje velmi dobře (naopak před příchodem 3D NAND dospělo zmenšování buněk planární NAND do situace, kdy 15nm čipy již měly příliš malou spolehlivost a životnost). Doufejme, že u DRAM bude vrstvená architektura aspoň zčásti tak úspěšná a umožní další zvyšování kapacit RAM bez růstu jejich cen.
Příchod této technologie je ale více vzdálený. Samsung počítá s tím, že by mohla bát nasazena někdy v prvních letech příští dekády (2030–2031?). Ale asi ještě zbývá hodně vývoje a cesta k této technologii zdaleka není umetená, takže by nebylo vůbec zvláštní, kdyby se ji reálně povedlo uvést do praxe až později.
Už pro předchozí generaci pamětí s vertikálním kanálem tranzistoru (VCT) Samsung uvádí, že budou vyžadovat nové materiály pro stavbu kondenzátorů v buňce a pro adresní a datové vodiče (bitlines). Po nějakém podobném transformujícím vylepšení architektury paměti DRAM, jakým byla revoluční 3D NAND pro paměti Flash, je poptávka už dlouho, ale dlouho se nedaří ho dosáhnout, takže přechod na 3D DRAM rozhodně nebude jednoduchý úkol.
Paměti DDR4 v provedení modulů DIMM s mnoha čipy DRAM
Ale to, že je teď alespoň oficiálně zařazen do plánů jednoho z největších výrobců pamětí (Samsung jako první uvedl i 3D NAND), dává naději, že se změna v operačních pamětech chystá, byť je ještě daleko. Po Samsungu či současně s ním obdobné 3D architektury pravděpodobně vyvinou i ostatní výrobci pamětí DRAM.
Zmínili jsme, že přechod na vrstvenou DRAM by měl být klíčový pro to, aby se daly kapacity operační (ale třeba i grafické u GPU) paměti dál zvyšovat. Podobné to ale bude i s budoucím zlepšováním výkonu a energetické efektivity, i pro ty bude třeba, aby budoucí pamětí DRAM dál škálovaly.
Pomůže 3D DRAM proti RowHammeru?
Vedle toho by ale zde mohlo být ještě jedno pozitivum. Zmenšování buněk u planárních pamětí DRAM vedlo mimo jiného k jejich větší choulostivosti na útok RowHammer, který ohrožuje bezpečnost tím, že škodlivý kód může zasáhnout do obsahu paměti v jednom řádku, ke kterému nemá mít přístup, manipulací s vedlejšími řádky, protože DRAM je náchylná na „překlopení“ vedlejších buněk. Jde o dost zákeřnou chybu a se zmenšováním buněk se asi postupně zhoršuje. Přechod na vrstvené paměti DRAM by možná mohl zmenšování buněk zastavit a tím i zmírnit problém RowHammeru, podobně jako 3D NAND vedla k tomu, že se přestala neustále zhoršovat životnost NAND.
Toto je však jenom naše spekulace nebo přání, není to zrovna jisté. Problém, že interference z vedlejších buněk může u DRAM změnit (porušit) obsah paměti, asi úplně nezmizí. Je možné i to, že vlastnosti vrstvené struktury samy vytvoří podobnou slabinu.
Zdroje: SemiEngineering, Tom’s Hardware
