Názor k článku Ryzen 3 5100 a Ryzen 7 5700. AMD chystá levné procesory s jádry Zen 3, ale bez PCIe 4.0 od Jim_Keller - Ještě jednou pro redaktory co si hrají na...

Ještě jednou pro redaktory co si hrají na odborníky a nerozumí jak funguje SVE:

1) 2048-bit není žádná virtuální šířka ale jedna z HW šířek registrů co nabízí ISA SVE.

2) Genialita a revolučnost SVE nespočívá v 2048-bit, ale ve zjednodušení a odebrání šířky vektoru z kodování instrukce. Tím jedna SVE instrukce může mít 16 různých šířek vektoru od 128-bit až po 2048-bit s krokem po 128-bitech.

3) SVE instrukce tedy klidně může pracovat i s vektory mnohem širšími než 2048-bit, klidně 4096-bit a většími. Stačí když ARM udělá novou verzi kodování a ze 4-bit udělá třeba 6-bit (64 možností) tedy až 8192-bit šířku vektorů. Zatím to vypadá že 2.gen Fugaku se posune z 512-bit na 1024-bit, takže to není potřeba. Ale ta možnost tam do budoucna je. O tomhle si x86 může leda zdát sny.

A obrovská výhoda je že starý SVE kód poběží s novou verzí na těch 8192-bit vektorech, právě protože samotné instrukce neobsahují informaci o šířce vektoru. Jistě, bude potřeba překompilovat kvůli těm novým nastavovacím instrukcím, ale samotné výpočetní SVE instrukce onoho algoritmu zůstanou stejné. To je na tom to geniální.

Každý kdo trochu rozumí počítačům tak přece musí vidět, že to je významný krok vpřed. Viz Intel e-jádro Gracemont kterému backportovali VNNI instrukce z AVX512 do AVX, takže nová verze AVX kterou nepodporuje AMD a stejně to ten Gracemont musí ještě rozkládat z těch 256-bit AVX na svoje fyzicky 128-bit SIMD. To je jak u blbečků na dvorku. Přitom stačí mít SVE a implementovat 128-bit pro e-jádro a 4x128-bit SIMD pro velké Golden Cove jádro. A všechny instrukce z AVX512 by mohlo mít i to malé jádro.