Podle mě to je reálná životnost té TLC 3D NAND (aspoň třeba od WD/Kioxii a Samsungu, nevím, jestli třeba ta Floating Gate od Intelu nemá horší vlastnosti, ale spíš asi ne a taky to dá) v kombinaci s těmi dnešními LDPC ECC algoritmy, respektive asi i s nějakou rezervou. A u těch SSD, kde je garance jenom třeba 300-600 cyklů to výrobci dělají jednoduše proto, že jim přijde, že víc garantovat nemusí a jenom by si zbytečně zvyšovali exponovanost reklamacím hodně těžce používaných disků.
Ono když některé QLC disky mají 300-400 cyklů na buňku, tak je jasné, že TLC by měla dát aspoň tak 5× víc.
Buňka QLC musí rozlišit 2× víc hodnot napětí (16 proti 8 u TLC), aby úspěšně udržela data. Při opotřebení je problém s tím, že to udržení napětí je čím dál méně spolehlivé, vznikají odchylky. Ten dopad na to, po kolika přepisech je ještě buňka použitelný, i logicky musí ale být větší než 2×.
5× jsem střelil od boku jako takový konzervativní odhad. Rozdíl 2× je moc málo, rozdíl řádu (10×) už se zase neodvážím tvrdit jen tak na základě předpokladů/intuice.
Před lety, když se teprve začínalo přecházet na TLC, tak se uvádělo, že rozdíl není 2×, ale spíš tak jeden řád, například kdysi dávno se udávala životnost řádově 100 000 cyklů pro SLC, 10 000 cyklů pro MLC a 1000 pro TLC. Pak jak jsme se blížili k limitům planárních procesů (15nm NAND...), tak už se uvádělo jenom 30 000/3000/300, ale nasazení LPDC ECC tu výdrž planární TLC zase o dost zvedlo - lepší ECC algoritmus zrekonstruuje data i při častějším výskytu chyb, s nímž při slabších ECC metodách už byly buňky považované za příliš nespolehlivé. Tehdy se uvádělo, že to LPDC dovolilo až 2×-3× delší požívání TLC, i když i s tím to pořád nebylo nic moc.
Naštěstí pak přišla 3D NAND a výrobní proces se z pohledu miniaturizace vrátil o řadu generací zpátky, takže proti poslední generaci planární NAND ta efektivní výdrž asi hodně stoupla (což pak vytvořilo prostor pro použití QLC, které zase to zlepšení výdrže sežralo :)
Čili když v době nejhorší planární technologie TLC NAND došla až k životnosti cca 300 cyklů, tak s pomocí LPDC a dobré 3D technologie věřím, že by dneska mohla mít TLC až 2500-3000 cyklů nebo víc.
Shrnutí pěkné, díky za něj, ale čekal bych tam i vliv výrobní technologie nejen počet bitů. SLC se vyrábělo jiným procesem než MLC a to jiným procesem než TLC. Nebyl to jen vliv počtu bitů na buňku.
"Ten dopad na to, po kolika přepisech je ještě buňka použitelný, i logicky musí ale být větší než 2×."
Proč? A kolik tedy?
"Ono když některé QLC disky mají 300-400 cyklů na buňku, tak je jasné, že TLC by měla dát aspoň tak 5× víc."
"5× jsem střelil od boku jako takový konzervativní odhad. Rozdíl 2× je moc málo, rozdíl řádu (10×) už se zase neodvážím tvrdit jen tak na základě předpokladů/intuice."
Pořád mi to tak jasné nepřijde. Jak souvisí "některé disky QLC" s jinými od jiných výrobců a vyrobených jinou technologií?
Nechcete napsat na toto téma článek, kde byste mohl ty věci, co Vám přijdou jasné a logické, trošku podrobněji rozebrat a vysvětlit?
"Proč? A kolik tedy?"
Hmm no nevím, jaký je tu exaktní mechanismus toho vlivu - ale mě tak nějak přijde intuitivní, že když musím do určitého pásma napětí nacpat rozsah pro dvakrát větší počet logických hodnot, tak spolehlivost nejspíš utrpí víc než jen dvakrát.
Díval jsem se, jestli nedohledám ty tabulky výdrží TLC/MLC atd, ty starší už jsem nenašel, ale tady je poměrně nová od Micronu: https://www.cnews.cz/wp-content/uploads/2018/05/nand-qlc-zapis-urovne-signalu-micron.png
Uvádí se tam to 100 000 a 10 000 cyklů pro SLC a MLC, 3000 pro TLC a 1000 pro QLC. IIRC při vývoji QLC se proti TLC čipům dělaly různé úpravy/ještě silnější ECC aby se ta základní výdrž a výkon trošku vylepšily (které se u TLC nedělají protože zbytečné prodražení), bez toho by možná dopadly o něco hůř - ale nevím, jestli sou v tom tyhle faktor zahrnuté.
To s tím rozdílným výrobním procesem - to by mohlo být, když se třeba pro SLC disky používala paměť dřívější generace, zatímco MLC byla na novějším (menším a tím choulostivějším na výdrž) procesu. Ale striktně vzato se v rámci jedné generace jednoho výrobce, např nevím, 34 nm (nebo dneska např. 96vrstvé 3D NAND), vyráběly čipy SLC i MLC na v podstatě stejné technologii. A dneska to je taky tak - návrh čipu může mít různé úpravy pro vylepšení vlastností, ale výrobní proces pro TLC a QLC je myslím stejný.
Toto umožňuje vyrábět disky s pseudoMLC (ve skutečnosti TLC, ale řadič se k ní chová, jako by to byla MLC, tj. jen 2 buňky na bit - sousední hodnoty v tom rozsahu jsou asi brané jako jedna) nebo používat pseudoSLC režim na TLC/QLC buňkách.
V té tabulce je pokles přepisů cca 3x, pokud vynechám první hodnotu. Ta je sice 10x vyšší než SLC, ale s poznámkou "při uvedení". Nepředpokládám, že s nižším výrobním procesem počet přepisů zůstal stejný. Proč by tam jinak dávali tu poznámku, že.
"Toto umožňuje vyrábět disky s pseudoMLC (ve skutečnosti TLC, ale řadič se k ní chová, jako by to byla MLC, tj. jen 2 buňky na bit – sousední hodnoty v tom rozsahu jsou asi brané jako jedna) nebo používat pseudoSLC režim na TLC/QLC buňkách."
Proč by to mělo vyžadovat, aby byl vyráběn jiný typ paměti na stejném procesu? IMHO je to dané návrhem paměti(implementace dvou režimů) a ne výrobním procesem.