Odpověď na názor

"Proč? A kolik tedy?"
Hmm no nevím, jaký je tu exaktní mechanismus toho vlivu - ale mě tak nějak přijde intuitivní, že když musím do určitého pásma napětí nacpat rozsah pro dvakrát větší počet logických hodnot, tak spolehlivost nejspíš utrpí víc než jen dvakrát.

Díval jsem se, jestli nedohledám ty tabulky výdrží TLC/MLC atd, ty starší už jsem nenašel, ale tady je poměrně nová od Micronu: https://www.cnews.cz/wp-content/uploads/2018/05/nand-qlc-zapis-urovne-signalu-micron.png
Uvádí se tam to 100 000 a 10 000 cyklů pro SLC a MLC, 3000 pro TLC a 1000 pro QLC. IIRC při vývoji QLC se proti TLC čipům dělaly různé úpravy/ještě silnější ECC aby se ta základní výdrž a výkon trošku vylepšily (které se u TLC nedělají protože zbytečné prodražení), bez toho by možná dopadly o něco hůř - ale nevím, jestli sou v tom tyhle faktor zahrnuté.

To s tím rozdílným výrobním procesem - to by mohlo být, když se třeba pro SLC disky používala paměť dřívější generace, zatímco MLC byla na novějším (menším a tím choulostivějším na výdrž) procesu. Ale striktně vzato se v rámci jedné generace jednoho výrobce, např nevím, 34 nm (nebo dneska např. 96vrstvé 3D NAND), vyráběly čipy SLC i MLC na v podstatě stejné technologii. A dneska to je taky tak - návrh čipu může mít různé úpravy pro vylepšení vlastností, ale výrobní proces pro TLC a QLC je myslím stejný.

Toto umožňuje vyrábět disky s pseudoMLC (ve skutečnosti TLC, ale řadič se k ní chová, jako by to byla MLC, tj. jen 2 buňky na bit - sousední hodnoty v tom rozsahu jsou asi brané jako jedna) nebo používat pseudoSLC režim na TLC/QLC buňkách.