Hlavní navigace

TSMC chce 10 nm a 7 nm rozjet velmi rychle, 7nm proces bude jako 16nm hybridní

21. 7. 2015

Sdílet

Zdroj: Redakce

V neděli jsme zde psali o 16nm výrobním procesu TSMC (první generaci, na níž se podobně jako na 22nm procesu Intelu používají 3D tranzistory, alias FinFETy). Firma se ale rozhovořila i o následujícím 10nm procesu a konečně také prozradila první detaily toho, co čekat od jejího následujícího 7nm procesu. Zdá se, že u obou se bude TSMC snažit rozběhnout výrobu hodně rychle, což dává šance, že dojde k určitému zredukování technologického náskoku Intelu před zbytkem polovodičových výrobců.

10nm výroba by v TSMC údajně měla odstartovat předběžnou, tzv. rizikovou produkcí snad ještě do konce tohoto roku a její vývoj prý pokračuje zdárně a dle plánu. Nicméně toto ladící období ještě potrvá dlouhé měsíce, skutečná komerční výroba ve větším množství má začít až teprve na konci roku 2016. I toto datum se ale zřejmě váže na počátek výroby. Než si však wafer projde kolečkem různých operací až expedici hotových čipů klientům, uběhnou ještě tři až čtyři měsíce, takže výstup z 10nm linek zde bude nejprve v prvním čtvrtletí roku 2017.

Co je pro nás zajímavé, jsou předpokládané parametry 10nm čipů, které nyní TSMC publikovalo (pokud je mi známo, dozvídáme se je poprvé). Proces CLN10FF má proti 16nm procesu (respektive jeho vylepšené druhé generaci CLN16FF+) zvýšit hustotu tranzistorů o 110–120 % (tj. čip by měl by se měl zmenšit na méně než polovinu), což je hodně. Je to ovšem proto, že 16 nm u TSMC má vrstvu se spoji (BEOL) ve skutečnosti na úrovni 20nm technologie a tím pádem nedosáhl nominálního zvýšení hustoty tranzistorů, jaké by měl čistý 16nm proces. Tento dluh si tak vybere 10nm proces a umožní opět výrazné zvýšení hustoty a zmenšení čipů. Tím pádem by měla klesnout cena na tranzistor, pokud ji nezabije zvýšení celkových výrobních nákladů.

300mm křemíkový wafer (Zdroj: IBM)

Pomineme-li hustotu, výkon a spotřeba tranzistorů samotných už se tak výrazně nezlepší, neboť v tomto ohledu 16nm proces nezaostával. 10nm proces opět používá tranzistory typu FinFET, zmenšení má ale přinést až 15% navýšení frekvence dosažitelné při dané úrovni spotřeby. Alternativně se tato rezerva má dát využít k 35% snížení spotřeby, pokud frekvenci ponecháme na stejné hodnotě jako dříve. Jde o poněkud nižší čísla, než jaká nastávala druhdy v minulosti, možná je tomu ale tak proto, že srovnání je oproti vylepšenému 16nm procesu (CLN16FF+). Je možné, že také od 10nm bude taková verze 2.0 eventuálně vyvinuta, a posune výkonnostní charakteristiky ještě dál.

 

 

Bude 7nm proces jako ten 16nm?

Že by 10nm proces rádo dostalo do výroby hodně rychle, už TSMC hlásilo dříve (v tomto ohledu je zajímavé, že Intel 10nm čipy naopak pozdrží, a mohl by tak přijít o prvenství; není však jasné, zda 10nm proces TSMC nebude fakticky méně pokročilý, než u Intelu). Zajímavé ale je, že podobně agresivní chce být firma i při následujícím kroku, který zatím vypadá problematičtěji – například prototypový 7nm proces IBM se neobejde bez nákladného využití EUV a přechodu ze křemíku na (také dražší) mix křemíku a germania. Přesto chce TSMC kvalifikaci 7nm procesu začít už začátkem roku 2017 a první čipy začít komerčně vyrábět již v roce 2018.

Podle TSMC je 7nm výroba plánována se zpožděním jen pěti kvartálů (tedy jednoho a čtvrt roku) za 10nm procesem a vývoj proto běží paralelně na obou frontách. Agresivní plán by zřejmě měl být umožněn tím, že tento 7nm proces nebude úplně nový. Má využívat některé zkušenosti z 10nm procesu a tím pádem zkrátit čas nutný k vývoji. Toto má jako vedlejší přínos dovlovat, aby byly na 7 nm využitelné některé nástroje z 10nm stupně, což zase ulehčí práci návrhářům čipů.

Tato strategie nápadně připomíná způsob vývoje 16nm procesu, který vlastně napůl patří do 20nm generace, z níž si bere vrstvu BEOL a aplikuje na ni zmenšené tranzistory technologie FinFET (jak už ale bylo řečeno výše, 20nm BEOL brání podstatnému zvýšení jejich hustoty). Potvrzeno to není, ale je dosti pravděpodobné, že podobně to bude vypadat i se 7 nm. V takovém případě by proces asi měl BEOL z 10nm procesu, a neposkytoval tak proti němu signifikantní pokroky v hustotě tranzistorů (což také znamená, že cena za tranzistor bude horší, podobně jako nyní u 16nm procesu). Tranzistory by ovšem zřejmě upgradem prošly, a čip by tak dosahoval lepších vlastností a výkonu, než 10nm ekvivalent.

Pokud se TSMC rozhodlo jít touto cestou systematicky, pak se zdá, že nás čeká jakýsi dvoudobý cyklus. V tom by jedna generace procesu byla plnohodnotnější aktualizací, a po ní by přišla vždy jakási půlgenerace, která nahradí jen část použité technologie a přinese tedy jen částečné zlepšení parametrů. Bude zajímavé sledovat, zda podobný model použije i Samsung a GlobalFoundries, nebo dokonce v budoucnu i Intel. Ani tato společnost totiž asi nemůže rostoucí náročnosti nových procesů vzdorovat donekonečna.

CS24

Výrobní závod TSMC na Tchaj-Wanu

Zdroje: KitGuru (1, 2)