Před časem vypustil youtuber Moore's Law Is Dead první informace o architektuře AMD Zen 6, kterou firma chystá až po zatím nevydaných Zenech 5. Teď k těmto CPU, která by mohla přijít na trh v roce 2026 (přinejlepším asi koncem roku 2025) má další šťavnaté zvěsti, protože se údajně dostal k dokumentům ukazujícím jejich serverově-embedded verzi. Ta nicméně může dost ukázat i o desktopových Ryzenech s touto architekturou.
Moore's Law Is Dead ukázal dokumenty a diagramy týkající se Embedded Epycu budoucí generace s architekturou Zen 6. Embedded Epyc je odvozenina serverových procesorů AMD, která ale existuje nejen v socketové verzi (to je v podstatě přímo serverový Epyc), ale také v BGA pouzdru pájeném na desku. Nicméně používá sdílený křemík – IO čiplety společné s běžnými serverovými čiplety a CPU čiplety, které dříve byly společné i s desktopovými CPU.
32jádrový čiplet (pro servery), PCI Express 6.0
Asi nejzajímavější informace je, že Zen 6 by měl přinést nový čipletový design a součástí toho bude i navýšení počtu jader v jednom čipletu až na 32 jader – v serverové variantě čipsetu, minimálně. Embedded verze Epycu založeného na Zenu 6 má mít kódové označení Venice (jako o 20 let dříve úspěšné 90nm Athlony 64) a podle dokumentů AMD používá stejný IO čiplet i stejné CPU čiplety (CCD) jako standardní serverová verze, která bude mít nový socket SP8 (to je také docela důležitá verze – servery nepůjdou ze Zenu 4 nebo 5 upgradovat na Zen 6).
Také embedded verze nebude kompatibilní s předchozími. Má mít dvě verze. Méně výkonná verze Epyc-E Entry v provedení BGA bude obsahovat jeden IO čiplet a maximálně dva CCD (čiplety s CPU jádry Zen 6). Jeden CCD má 32 jader, takže tato verze procesoru má mít maximálně 64 jader v BGA pouzdru. Jeden IO čiplet má poskytovat 32 linek PCIe 5.0 a 16 linek PCI Express 6.0. Tato platforma bude jako první od AMD podporovat PCIe 6.0 a bude zajímavé vidět, zda se toto nepřelije i do desktopové verze procesorů s architekturou Zen 6.
Tip: Technologie PCI Express 6.0 vydána. Dvojnásobná rychlost proti PCIe 5.0, už 8 GB/s na linku
Paměťový řadič poskytuje čtyři kanály a používá paměti DDR5–6400 (je asi určitá šance i na vyšší rychlost, je psáno „6400+“) – sice tedy dojde ke změně socketu a platformy, ale ještě nepřijde čas DDR6.
Výkonnější verze Epyc-E Standard pro socket bude používat stejné provedení SP8 jako standardní servery. Toto provedení má mít osmikanálový řadič DDR5–6400+ a zřejmě dva propojené IO čiplety (fyzicky tvořené stejným křemíkem, jaký je v levnější verzi). Také konektivita bude zdvojená – 64 linek PCIe 5.0 a 32 linek PCIe 6.0, konektivita dvou IO čipletů se tedy bude sčítat.
AMD Epyc 8004 Siena pro socket SP6
Tato osmikanálová platforma SP8 je zřejmě levnější platformou pro servery, která je nástupcem a analogií nedávno vydané platformy SP6 s procesory Epyc 8004 „Siena“. Vedle SP8 by asi tedy měla existovat výkonnější platforma SP7, na které budou procesory Epyc 9006, které by mohly mít 12kanálový nebo 16kanálový řadič pamětí, více linek PCIe a podporu pro 2S sestavy. Tato by byla zase následníkem dnešní platformy SP5 / Epyc 9004 „Genoa“. Je docela možné, že tato platforma SP7 bude používat stejné IO čiplety, ale ve vyšším počtu tří nebo čtyř (a téměř určitě stejné CPU čiplety). Pokud by byly použity čtyři IO čiplety a osm CCD, výsledný procesor by mohl mít až 256 jader / 512 vláken. Sdílení čipletu z BGA a SP8 verze s highendovou platformou SP7 ale ještě není potvrzeno.
Alternativní akcelerátory místo CPU jader
Podle kousku dokumentu ukázaného Moore's Law Is Dead ovšem k IO čipletům půjde připojit také jiné čiplety, nejen CPU čiplety. Na místo jednoho (nebo více?) CCD má být možné osadit alternativní křemík. Mohlo by teoreticky jít třeba o integrované FPGA (vyráběné divizí Xilinx), ale v dokumentu je zatím uvedena jiná alternativa: integrace čipletu „NCD“ (Network Compute Die) s funkcí SmartNICu neboli DPU.
AMD totiž před časem koupilo firmu Pensando vyrábějící tyto produkty a tento čiplet NCD má používat IP Pensando „Salina“. Takto vybavený procesor by tak měl integrovanou akceleraci pro síťové úlohy, analýzu a zpracování dat síťového provozu a asi také síťová rozhraní Ethernet. BGA verze procesoru by tak vedle síťové části měla maximálně 32 jader.
Pokročilé 2,5D pouzdření?
Podle schémat Moore's Law Is Dead jsou čiplety v této generaci již konečně spojené pokročilým pouzdřením s křemíkovými můstky, což by mohlo zredukovat negativní vlivy na výkon a spotřebu, kterou má současné čipletové řešení AMD založené na obyčejném typu pouzdření, kdy všechna komunikace čipletů jde přes hrubé (a dlouhé) vodiče v běžném substrátu.
Toto pokročilé pouzdření by pak mělo být použito ke spojení oněch dvou IO čipletů i k propojení IO čipletů a CPU čipletů. Doufejme, že se to dostane i do desktopové verze, kde by to mohla být opět zásadní inovace pro energetickou efektivitu a úspornost procesoru, největší od zavedení čipletového MCM designu u Ryzenů 3000. AMD by tím také srovnalo krok s čipletovým designem procesorů Sapphire Rapids, Meteor Lake a Arrow Lake od Intelu.
Procesory Intel Sapphire Rapids mají momentálně pokročilejší 2,5D propojení CPU čipletů, používající křemíkové můstky Foveros
Zen 6, nebo Zen 6c?
Jádra v 32jádrovém čipletu, o nichž se v těchto dokumentech mluví, jsou pravděpodobně kompaktní verze Zen 6c, podobně jako má dnes AMD 16jádrový čiplet s jádry Zen 4c. Je zajímavé, že v dokumentech se ale označení Zen 6c nikde nepoužívá a mluví se o Zenu 6. Teoreticky by to mohlo být proto, že tato Embedded řada nebude žádná jiná než kompaktní jádra používat a frekvence to budou zohledňovat – tím pádem nebude důvod odlišení uvádět, byť technicky o Zen 6c půjde. Také je možné, že kompaktní varianta se bude jmenovat prostě Zen 6 a naopak výkonnější verze, která je dnes bezpřívlastková, bude pojmenována speciálně (Zen 6p jako P-Core/„Phat“?).
Dostane desktop konečně víc jader?
Každopádně je pravděpodobné, že 32jádrové čiplety jsou kompaktní verze jádra dosahující nižších taktů a ne ta standardní. Proč? Protože jinak by šlo o skok v počtu jádrech na čiplet z osmi na 32, což působí nepravděpodobně. Proto si myslíme, že Zen 6 by mohl mít kompaktní 32jádrový čiplet pro servery a embedded, což by byl nárůst jen na dvojnásobek proti 16jádrovému čipletu na bázi Zen 4c.
Paralelně s tím by pak měl existovat klasický čiplet s tlustými jádry Zen 6 (a volitelně s 3D V-Cache), který se použije v desktopu a pro některé serverové procesory. To, že kompaktní verze je 32jádrová, otevírá asi možnost, že tlustá verze bude 16jádrová, pokud se zachová dnešní poměr 2:1. Konečně by tak mohly existovat procesory Ryzen pro mainstreamový desktop s 32 jádry (a také asi 24 jádry v ořezaném nižším modelu). Pokud víme, Zen 5 takovýto upgrade nepřinese a bude stále končit na 16jádru, v generaci Zen 6 už je ale konečně šance, že se počet jader a vláken pohne výš (poprvé od roku 2019 a Ryzenu 9 3950X na bázi Zenu 2). Zatím to ale není zaručeno a nemáme ještě žádné potvrzení.
V desktopu bude zřejmě použit jiný IO čiplet s dvěma kanály pamětí DDR5, ale protože CPU čiplety budou navrženy na pokročilé 2,5D pouzdření, snad by i zde mohly být použity křemíkové můstky s lepší energetickou efektivitou a výkonem. Otázka je, zda to pořád bude na socketu AM5 a tato nová modernější koncepce čipletové technologie půjde instalovat jako upgrade do dnešních desek. Podle Moore's Law Is Dead je to možné, zvlášť když jsou pořád použité paměti DDR5 – zatím ještě prý není žádná indikace, že by měl už být použit nový socket AM6. Opět to ale není vůbec vyloučeno.
Jako obvykle musíme přidat varování, že se jedná o neoficiální únik a je možné, že některá data a údaje v tomto zdroji mohou být omyl, dezinformace či jiná forma šumu. AMD také může své plány ještě změnit, takže i kdyby momentálně únik odpovídal pravdě, nemusí se předpověď naplnit. Zatím toto tedy neberte jako úplně definitivní věc a počítejte s nejistotou, která je v tomto druhu uniklých informací vždy obsažena.
Zdroje: Moore's Law Is Dead
