To je teda telenovela :D
V prvom rade, Comet lake je 14nm Skylake... Ako je možné, že tam sú odklady?
K Rocket lake: Hlavná zmena uvedená s Willov cove mala byť zmenená cache. Inak rozdiel IPC jadra je 0,00%. Prečo to teda volajú Willov cove?
K LPDDR5: tuto ste písali že Intel by mal mať podporu ako prvý, dokonca niečo o tom, že by to mali podporovať skôr ako ARMy. Vtedy som určite písal, že to je nezmysel, ale vy ste to tu ďalej hypovali... No a nakoniec to budú mať minimálne dva roky neskôr...
Inak nesľubovali pôvodne aj PCIe5?
Pekne napsane, zatim nejlepsi clanek na toto tema, co jsem cetl :)
Docela prekvapive je zase nasazeni dvou ruznych architektur, jeste k tomu na ruznych procesech pro ULV.. TigerLake-U a RocketLake-U. Pokud teda vyjdou nejak soubezne. TigerLake-H vypada, ze by mohl byt vic nez jen zdatny soupere pro Ryzen 4xxx v noteboocich minimlane do prichodu Zen 3.
Intelovsky TigerLake-H bude Intel potrebovat co nejdriv. Efektivita a vykon Zen2 v 4xxx rade v laptopech jim bude delat vrasky na cele :)
https://www.youtube.com/watch?v=Y9JcW_LtXH8
"Hlavná zmena uvedená s Willov cove mala byť zmenená cache. Inak rozdiel IPC jadra je 0,00%."
To se ještě neví. Změnu bude IMHO určitě víc.
"Prečo to teda volajú Willov cove?"
V tom materiálu, který unikl z Intelu, je napsané jenom nová architektura. Willow Cove nikde řečeno není, proto se teď dá spekulovat, jestli to nebude podobné spíš Sunny Cove. A je tu ta možnost, že přímo převést celý desgin prostě nejde a bude to napůl paralelní reimplementace (některých?) novinek.
"že by to mali podporovať skôr ako ARMy"
ARMy by asi Intel s LPDDR5 nepředstihl, tuším že letošní generace Exynosů a Snapdragonů už ho má a Tiger Lake bude až H2 2020.
"Inak nesľubovali pôvodne aj PCIe5?"
Neslibovali nic, tohle jsou všechno průsaky interních materiálů. Pro Rocket Lake ani Tiger Lake nikdy PCIe 5.0 nebylo, ani v těchhle uniklých materiálech. Má to být poprvé až v některé z generací Xeonů po Ice Lake-SP (tam je jenom PCIe 4.0)