Názory k článku Unikly parametry prvních procesorů AMD s 3D V-Cache: Milan-X se 768 MB L3 cache

Na těchto procesorech se v plné parádě ukáže, jak je současné testování výkonu čipů nedostatečné. Výhoda obrovské cache totiž není v tom, že by jedna aplikace dokázala tolik využít (byť i tam se nějaký přinos asi naměří), ale hlavně je v tom, že když na čipu běží tisíce nezávislých (pracujících s jinými daty) vláken, tak se může dramaticky zvýšit šance, že ta vlákna svá data v cache najdou. A tím dramaticky nemyslím 3x, když je cache 3x větší, ale třeba 100x (protože při malé cache paměti se neustále ta data do cache nahrávají a vyhazují a vlákno, než opět dostane nějaký procesorový čas už zase data v cache nemá).
Myslím, že tohle novináři nedokáží změřit. Tohle si otestují a změří ti, co provozují nějaká datacentra a věřím, že někteří budou nadšeni. U určitých typů zátěže může vzrůst výkon serveru na několikanásobek.
Kdybych to měl přirovnat k něčemu z klasického počítače, tak to může být podobné, jako rozdíl mezi 4 a 12 GB RAM. Většina benchmarků ukáže stejný výkon, ale při běžné práci je ten druhý výrazně rychlejší.

Bude nejspíš záležet na charakteru zátěže, pokud se bude s velkým datasetem (s prakticky 100% cache-hit-ratio) pracovat opakovaně zejména nenáročnými operacemi (významně zdržovanými při práci z RAM) může být přínos asi značný.

Myslím, že velké zahraniční redakce to změřit dokáží, vím o některých, které provádí i obsáhlé testy serverů a pracovních stanic.

TSV (Through-Silicon Via) jsou díry provrtané skrz křemík a vyplněné mědí. Ta horní vrstva musí přenést teplo ze spodní do chladiče nad tím.

Máte pocit, že to vidím růžově? Rozhodně jsem to tak nemyslel. Větší cache bude mít někde obrovský význam, protože je spousta aplikací, které nejsou limitovány výpočetním výkonem, ale spíše paměťovou propustností. Je to vidět i na současné nabídce serverových čipů, kdy se nabízejí relativně málojádrové čipy za dost vysoké ceny a to jen proto, že mají velkou paměťovou propustnost.
Obrovský význam v některých typech zátěže (viděl bych to třeba na servery pro webhosting, kdy jeden server obhospodařuje velké množství malých webů) ale vůbec neznamená, že to bude dávat smysl v jiných případech. Dokonce bych řekl, že u většiny typů zátěže bude přínos menší, než nárůst nákladů, tedy se to nevyplatí.
Můj příspěvek byl spíše o tom, že zrovna tohle se nedá nějak objektivně změřit. To po spuštění série benchmarků novinář nezjistí.
A jinak moc nerozumím tomu co píšete o délce vedení. Jak stejná délka vedení, jako u EMIB? Tam přeci naprosto zbytečně musíte tahat signály někde z vnitra čipu k jeho okraji a zpátky. Tohle vrstvení eliminuje.
A že to nebudou cpát do běžných (šesti či osmijádrových) desktopových čipů, je asi také jasné. Už teďka jsou drahé jako prase a při ceně o stovky dolarů vyšší, se to už nevyplatí.

"není to jeden křemík, je to křemík na křemík … jak tedy bude připojen ten „přímý měděný vodič“? Emib je taky křemík, to intel řešení je v podstatě stejné, křemík na křemík, akorát u emib je propojení na okraji, u amd na sobě"

Rozdíl je tam v tom, že je snad nějak přímo spojená (letováním? netuším...) měď na měď, takže je to jeden materiál z horní kovové vrstvy proceosoru i přes tu TSV až do horní kovové vrstvy toho čipu s L3 V-Cache. Mělo by to asi dávat lepší kvalitu signálu a prý až 3× lepší energetickou efektivitu díky tomu.

U té první verze EMIB je použitá pájka mezi kontakty (tzv. microbumps), ta změna materiálu je pravděpodobně důvod, proč je to o něco horší. Ale i Intel dělá na té tehnologii direct bonding (měď-měď), takže v nějaké nové verzi jejich technologie Foveros to bude taky - myslím, že pro to používají označení "Foveros Direct", takže až to někde uslyšíme, tak to je analog téhle technologie TSMC.

V Sapphire Rapids asi ještě myslím nebude, ale třeba už v další generaci?

Nevím zda jde vertikální spoje a EMIB srovnávat co do latencí, délky spojů a jejich množství. Tady vertikální spoje kopou úplně jinou ligu. Psalo se tam o desítkách tisíc spojů na každý chiplet. A co se chlazení týká, obě vrstvy jsou ztenčené na polovinu, tedy celková tloušťka je stejná jako výchozí křemík, navíc cache moc tepla nevytváří a tedy by chlazení výrazně horší být nemělo.

Není to úplně srovnatelné protože EIMB můstek sice využívá substrát, ale opět jen na okraji čipu. Zato 3D pouzdření s měděnými spoji, se nachází na celé ploše toho čipu, podobně jako HBM a SSD pamětí. Pak je tu ten rozdíl, že není nic pájené, to má vliv na přechodový odpor a tedy rychlost může být vyšší i spotřeba nižší.