R.H.: píšu stále o tomtéž. Pokud bude jeden CCX s výkonnými jádry a ten druhý s power-efficient jádry (prostě ty méně výkonné kusy) a za předpokladu, že to bude fungovat naráz - což by mělo, protože jinak by takový procesor neměl šanci vůči konkurenci, tak jakýkoli přesun mezi CCX (a ten nevyhnutelně bude muset nastávat velmi často) bude znamenat vyprázdnění všech cache, v podstatě takový context switch na steroidech. A ano, je to vše věc onoho neexistujícího/hypotetického SW plánovače. A proč to tak bude? Protože v okamžiku, kdy aplikace využije instrukce, kterou daný CPU zrovna nemá, bude muset k tomuto přepnutí dojít - anebo se použít emulace na úrovni mikrokódu (to mi ale připadne jako nejméně výhodné řešení). Tady totiž nejde o model jako u ARMu, kde je instrukční set koherentní. Ale chápu - intel ještě nic nemá, cesta je zarúbaná, ale už teď někteří vědí, že to bude boží, protože Intel je lesa pán, zvěří je milován...
Na téma IPC: stačí srovnat výkon na takt. ????