Jen nedávno byla oznámena finální specifikace PCI Expressu 5.0 a pořád čekáme na to, až se do osobních počítačů dostane předchozí verze PCI Express 4.0 (příští měsíc by se to mělo konečně povést s Ryzenem 3000 a platformou AMD X570). Ovšem konsorcium PCI-SIG tentokrát nechce usnout na vavřínech a zdá se, že vývoj bude dál rychle pokračovat. Už nyní byla totiž oznámena následující generace, PCI Express 6.0 – je to poprvé, co o následující generaci prosákly zprávy.
Původně se objevovaly zvěsti, že by už u generace 5.0 mohlo být nutné nahradit klasický elektrický princip optickou komunikací (což by samozřejmě přineslo velké komplikace), ale nakonec to nebude tak horké. PCI Express 6.0 totiž pořád poběží na klasických elektrických principech a měděných vodičích, takže ho pořád bude relativně snadné vést konvenčně skrz PCB základních desek. A co je dále podstatné, stále bude zpětně kompatibilní, takže nové karty budou fungovat ve starých deskách a staré karty v nových.
PCIe 6.0 opět zdvojnásobí přenosovou rychlost
Přes zachování měděných vodičů ale PCI Express 6.0 opět přinese dvojnásobnou rychlost oproti předchůdci – kterým ale teď myslíme zatím nikde nenasazený PCI Express 5.0. Generace PCIe 6.0 bude mít teoretickou propustnost jediné linky 8 GB/s obousměrně; slot M.2 se čtyřmi linkami by tedy měl propustnost dnes šílených 64 GB/s a slot PCI Express 6.0 ×16 pro grafickou kartu 128 GB/s (či 256 GB/s, pokud se „marketingově“ sečtou kapacity v obou směrech komunikace).
Pokud se tedy PCI Express 6.0 srovnává s verzí 3.0, kterou máme v rukou nyní, bude představovat osminásobné zrychlení komunikace proti dnešku. Po sedmileté stagnaci na PCIe 3.0 je to tedy najednou docela velký pokrok.
Poprvé se přejde na „MLC“ signalizaci PAM4
Ačkoliv ze zachování zpětné kompatibility se může zdát, že PCIe 6.0 nebude nic moc vzrušujícího, ve skutečnosti tato generace bude poměrně revoluční. Současně používaný elektrický signál s kódováním NRZ („Non Return to Zero“) totiž byl v generacích 4.0 a 5.0 už napjatý ke svým mezím, což vedlo ke kratší a kratší maximální délce komunikace, než je třeba osadit aktivní prvky jako jsou opakovače nebo přepínače.
U verze 6.0 proto přijde kompletní změna a použije se signál PAM4 (Pulse-Amplitude Modulation 4), čímž se získá více efektivního datového toku při stejné fyzické/elektrické rychlosti. Zatímco NRZ v jedné časové jednotce přenáší vždy jen jeden bit (signál může být nula nebo jednička), PAM4 funguje jako MLC NAND a rozlišuje čtyři úrovně signálu. Díky tomu najednou přenese dva bity (dvě binární cifry dávají čtyři různé kombinace).
Tento druh signálu už nyní používají SerDes pro vysokorychlostní Ethernet, takže by díky kompatibilitě PHY snad mělo být možné tento standard nasadit rychle a úspěšně. Ovšem řadiče v hostitelských i klientských čipech budou kvůli kompatibilitě muset umět i signalizaci pro PCIe 1.0 až 5.0, což asi často zvýší jejich komplexnost a množství tranzistorů a prostoru na čipu, který budou potřebovat.
Schéma signalizace NRZ a PAM4. PAM4 používá podobný princip jako MLC NAND, tj. více úrovní signálu na jednotku záznamu/přenosu (Zdroj: Intel, via: AnandTech)Délka spojení zůstane zachovaná, asi to ale bude dražší
S tímto „jemnějším“ elektrickým signálem asi bude náročnější vést komunikaci, jejíž efektivní frekvence 16,0 GHz dosáhla rychlosti pamětí GDDR6 (které podporují jen hodně malou vzdálenost komunikace!) normální základní deskou. PCB, na nichž bude PCIe 6.0 fungovat, pravděpodobně budou potřebovat více vrstev, kvalitnější návrh a stínění a mohou tedy být dražší. Jak u samotných čipů, tak i u komunikačního média tedy technologie PAM4 povede k vyšším nákladům na výrobu.
Ve výsledků má být dosažitelná vzdálenost komunikace údajně podobná jako u PCIe 5.0; ztráta signálu má být specifikována stále stejná (36 dB). Ale opět možná bude platit, že v praxi například sloty vzdálenější od socketu procesoru budou potřebovat po cestě více čipů pro posílení signálu, než je typické dnes. Signál PAM4 bude podobně jako integrita dat u MLC NAND (proti SLC) choulostivější, takže bude nasazena pokročilejší korekce chyb: FEC neboli Forward Error Correction. Údajně má mít poměrně nízkou latenci, což bude důležité pro výkon.
PCIe 6.0 bude hotový už v roce 2021
Specifikace PCI Expressu 6.0 je ještě ve stádiu vývoje a zdaleka není dokončená. Ovšem podle PCI-SIG má opět být dokončená rychle a nemá se opakovat velké zpoždění PCIe 4.0. Hotovo bude prý už v roce 2021, tedy za dvě léta. To ovšem neznamená, že hned budeme mít i hardware, tou dobou se teprv asi začne nasazovat PCIe 5.0. Zařízení, desky a CPU používající PCI Express 6.0 by ale opět asi mohla přicházet dejme tomu s plus minus dvouletým zpožděním, takže by se tato technologie mohla dostat do praxe za nějaké dva roky poté, tedy léta Páně 2023.
Galerie: Desky platformy AMD X570 na Computexu
Ovšem opět je možné, že to bude hlavně mimo PC v serverech a pracovních stanicích, kdežto v osobních počítačích nebo noteboocích může „adoptování“ přicházet pomaleji, pokud vůbec. Asi bude delší dobu trvat, než vůbec GPU začnou narážet na limity propustnosti PCIe 4.0. A v oblasti NVMe SSD, která asi poměrně rychle budou schopná zvyšovat sekvenční rychlosti, zase asi dojde k určité saturaci potřeb, kdy rychlejší SSD (ve smyslu sekvenčního čtení a zápisu) nebudou zas tak striktně třeba, jelikož praktické využití takto rychlých úložišť nebude mimo servery velké.
Oblast počítačů tak možná bude fungovat dvourychlostně, kdy nejnáročnější sféry poběží na PCIe 6.0, ale většina zařízení (a v PC třeba sloty PCIe vycházející z čipových sad v kontrastu proti těm vycházejícím z CPU) poběží třeba jenom na PCIe 4.0. Podobně jako dnešní a minulé platformy často mají/měly PCIe 3.0 na slotech z procesoru a jen PCIe 2.0 na slotech z čipsetu.
