Logika má síťovou architekturu a vedle komunikace mezi CPU slouží i k napojení na paměťový řadič, ale i různé periferie, například síťové adaptéry nebo řadiče sběrnic USB, PCI Express nebo SATA. Připojit lze i jednotky typu DSP či grafické adaptéry a jiné akcelerátory, například pro šifrování. Jinými slovy, ARM zde vychází vstříc koncpetu heterogenních architektur. Propojovací logika je zároveň úzce integrována s L3 cache (o kapacitě až 16 MB). Ta tak slouží ke komunikaci připojených zařízení a procesorů. Její sdílená povaha by měla omezit objem dat, přenášených mezi jednotlivými jednotkami čipu.
U vzniklých procesorů nepůjde o úplně čistá šestnáctijádra. CoreLink CCN-504 je totiž vlastně podobná propojovací logice, určené k spřažení samostatných procesorů ve strojích s vícero sockety. Procesorové architektury Cortex-A9 a A15 již samy o sobě podporují práci v čtyřjádrové konfiguraci. CoreLink CCN-504 propojuje právě tyto čtyřjádrové jednotky, nikoliv jednotlivá jádra. Výsledkem je tedy cosi jako víceuzlový systém na jediném čipu. Na rozdíl od primitivního sdružování do klastrů tato logika udržuje koherenci pamětí cache, takže všech šestnáct jader je přístupných jediné instanci operačního systému, stejně jako u nativního šestnáctijádra.
Propojovací logika (včetně L3 cache) má údajně běžet na plné frekvenci procesoru, a dosahovat propustností až okolo 1 Tb/s. Její součástí je i snoop filter, který se stará o omezení počtu přenosů, nutných k udržení koherence mezi procesory (ty by jinak rozhraní přetěžovaly). CoreLink CCN-504 nezapomíná ani na úsporné funkce. Umožňuje odpojení jednotlivých procesorů a částí L3 cache od hodinového signálu, čímž při nečinnosti sníží spotřebu. Zajímavé je, že L3 cache lze dokonce zcela vypnout, aniž by CPU přestala pracovat (jejich L2 zůstává aktivní).
Při této příležitosti ARM ohlásil i vyvinutí paměťového řadiče s podporou DDR4. Oproti starší technologii DDR3 přinesou nové paměti vyšší rychlost; v kontextu procesorů ARM je však zajímavá zejména potencionálně nižší spotřeba. DDR4 totiž používá nižší provozní napětí. Řadič dostal označení CoreLink DMC-520 a údajně je optimalizován pro použití s novou propojovací logikou. Nejspíše ho tedy uvidíme v nadcházející generaci serverových procesorů ARM. Zdá se tedy, že rozjezd DDR4 by mohl být v serverech docela rychlý.
Prvními uživateli nové propojovací logiky budou zřejmě čipy pro síťová zařízení od LSI a procesory firmy Calxeda určené pro servery. Obě firmy si již technologii licenovaly, čímž se ARM neopomenul při uvedení pochlubit. Druhá z firem mimochodem také oznámila, že čerstvě získala investiční injekci ve výši 55 milionů dolarů. Společnosti, s jejímiž procesory experimentuje i HP, tak zřejmě trhy věští slušnou budoucnost.
Zdroje: ARM, The Register
ČLÁNKY DO MAILU