PCI Express verze 3.0 přinese opět zvýšení rychlosti. Teoreticky pouze z 500 na 800 MB/s na jednu linku jedním směrem, prakticky ovšem opět dvojnásobně, jako tomu bylo při přechodu z PCIe 1.1 na 2.0. Zatímco nyní se přenášejí dva paritní bity ke každým osmi datovým (aneb kódování 8/10 bitů), u PCIe 3.0 bude použito kódovací schéma 128/130 bitů.
Jednou z významných novinek je protocol multiplexing, o jehož zařazení do specifikace se zasadily AMD a Hewlett-Packard. Čipy, které multiplexing využijí, budou kromě PCI Express 3.0 skrze stejnou sadu pinů kompatibilní i se sedmi dalšími sběrnicemi. Mezi ně patří HyperTransport, „konkurenční“ QuickPath Interconnect, ale například i Ethernet. Další vylepšení se nazývá lightweight notification a umožňuje komunikaci dvou PCIe koprocesorů prostřednictvím hlavní paměti bez nutnosti přerušovat činnost hostitelského procesoru.
Ještě než se PCI Express 3.0 začne skutečně používat (a jak je asi z textu zřejmé, bude se alespoň zpočátku objevovat pouze v serverech), kromě zařízení jako jsou již zmíněné Ethernet řadiče je potřeba dokončit také čipsety, které PCIe 3.0 konektivitu poskytnou. Jako realistický se zatím jeví rok 2012. Jak ale zdůrazňuje Ramin Neshati, předseda pracovní skupiny sériových rozhraní, vývoj probíhá často stylem pokus-omyl a nemá smysl stanovovat přesné časové rozvrhy.
Zdroj: X-bit labs
